HB54A5128FN-A75B Datasheet, PDF (9/17 Pages) Elpida Memory – 512MB Unbuffered DDR SDRAM DIMM

HB54A5128FN, HB54A5129FN-A75B/B75B/10B
Block Diagram (HB54A5129FN)
/S0
RS
DQS0
/S1
RS
DM0/DQS9
8 RS
DQ0 to DQ7
RS
DQS1
DQS /CS DM
DQ D0
DQS /CS DM
DQ D9
RS
DM1/DQS10
8 RS
DQ8 to DQ15
RS
DQS2
8 RS
DQ16 to DQ23
RS
DQS3
E 8 RS
DQ24 to DQ31
RS
DQS4
8 RS
O DQ32 to DQ39
RS
DQS5
8 RS
DQ40 to DQ47
RS
DQS6
L 8 RS
DQ48 to DQ55
RS
DQS7
8 RS
DQ56 to DQ63
P^RS
DQS8
8 RS
CB0 to CB7
DQS /CS DM
DQ D1
DQS /CS DM
DQ D2
DQS /CS DM
DQ D3
DQS /CS DM
DQ D4
DQS /CS DM
DQ D5
DQS /CS DM
DQ D6
DQS /CS DM
DQ D7
DQS /CS DM
DQ D8
DQS /CS DM
DQ D10
RS
DQS /CS DM
DQ D11
RS
DQS /CS DM
DQ D12
RS
DQS /CS DM
DQ D13
RS
DQS /CS DM
DQ D14
RS
DQS /CS DM
DQ D15
RS
DQS /CS DM
DQ D16
RS
DQS /CS DM
DQ D17
DM2/DQS11
DM3/DQS12
DM4/DQS13
DM5/DQS14
DM6/DQS15
DM7/DQS16
DM8/DQS17
* D0 to D17: HM5425801
r _{U0: 2k bits EEPROM}
RS: 22Ω
VCC, VCCQ
o VREF
VSS
VCCID
open
D0 to D17
D0 to D17
D0 to D17
d Clock wiring
Clock input DDR SDRAMS
CK0/ /CK0 6DRAM loads
CK1/ /CK1 6DRAM loads
CK2/ /CK2 6DRAM loads
uct _{Note: Wire per Clock loading table/Wiring diagrams.}
A0 to A12
BA0, BA1
/RAS
/CAS
/WE
CKE0
CKE1
A0 to A12 (D0 to D17)
BA0, BA1 (D0 to D17)
/RAS (D0 to D17)
/CAS (D0 to D17)
/WE (D0 to D17)
CKE (D0 to D8)
CKE (D9 to D17)
Serial PD
SCL
SCL
SDA
SDA
U0
A0 A1 A2
SA0 SA1 SA2
Notes:
1. The SDA pull-up resistor is required due to
the open-drain/open-collector output.
2. The SCL pull-up resistor is recommended
because of the normal SCL line inacitve
"high" state.
Data Sheet E0087H40 (Ver. 4.0)
9