AK5730VQ_17 Datasheet, PDF (35/50 Pages) Asahi Kasei Microsystems – 4-Channel Differential Audio ADC for Line & Mic Inputs

[AK5730]
Notes:
(1) PDN pin = “L”の状態で電源を投入し、すべての電源(DVDD, AVDD) が立ち上がった後、PDN pinを“H”
にしてください。AK5730を確実にリセットするために150ns 以上の PDN pin = “L” 期間が必要です。
(2) Mic Bias Voltage (MBS3-0 bit)を設定してからRSTN bitを“1” にして下さい。
(3) PLL回路のパワーアップ: (PLL mode)
BICKを入力し、PLL1-0 bits = “01” か “10” または “11”に設定。
1~2ms以内にPLLがロックされます。
(4) Vref回路のパワーアップ:
CVP1 pin , CVP2 pinがチャージされます。
約20~40ms以内に VREF pin がAVDDになります。
(5) パワーダウンモード時は“0”データがADCから出力されます。
(6) チャージポンプ回路1, 2 のパワーアップ:
(Normal mode) PDN pin = “L” → “H”(もしくはPLLロック) & MCLKI, BICK, LRCKクロック入力
(PLL mode) PLLロック
約4~8ms以内に CVP1 pin が 1.67 x AVDD になります。
約4~8ms以内に CVP2 pin が (1.67 x AVDD) x 2 になります。
(7) ADCのアナログ部はパワーダウン解除後、初期化されます。
(8) アナログ入力に対してディジタル出力は、群遅延(GD)を持ちます。
(9) チャージポンプ回路のパワーダウン:
PDN pin = “H” → “L”
フライングキャパシタや内部抵抗にしたがってCVP1/2 pin は AVDD になります。内部抵抗の値は50kΩ
(typ)です。従って、CVP1/2 pinに2.2µFのフライングキャパシタが接続されている場合、時定数は110ms
になります。
MS1577-J-03
- 35 -
2015/11