AK2301BX Datasheet, PDF (19/23 Pages) Asahi Kasei Microsystems – 3.3V Linear PCM CODEC LSI with PLL & Voltage Detector

ASAHI KASEI
■I2Sインタフェース
[AK2301BX]
下記のようなFS(LRCK)のシリアルインターフェースをI2S互換のインターフェースに変換します。
タイミングチャートは以下の通りです。
本LSIへの入力は、BCLK(BICK)とDRとFS64であり、SDTOを出力します。
DRをBCLK(BICK)に同期した内部のフリップフロップで遅延させることによりI2S互換のインターフェース
を実現します。
FS64 = "0"
(BICK = 32fs)
FS(LRCK)
BCLK(BICK)
0
1
2
3
1
3
1
4
1
5
0
1
2
3
1
3
1
4
1
5
0
1
2
3
1
3
1
4
1
5
0
1
2
DR
0
1
5
1
4
1
3
2
1
0
1
5
1
4
1
3
2
1
0
1
5
1
4
1
3
Lch Data
Rch Data
2
1
0
1
5
1
4
SDTO
1
0
1
5
1
4
1
3
3
2
1
0
1
5
1
4
1
3
3
2
1
0
1
5
1
4
1
3
3
2
1
0
1
5
17クロック遅延
Lch Data
Rch Data
FS64 = "1"
(BICK = 64fs)
FS(LRCK)
0
1
2
1
4
1
5
1
6
1
7
3
1
0
1
2
1
4
1
5
1
6
1
7
3
1
0
1
2
1
4
1
5
1
6
1
7
3
1
BCLK(BICK)
DR
SDTO
1
5
1
4
1
3
1
0
Don't
Care
Lch Data
Don't
Care
1
5
1
4
1
3
1
0
Don't
Care
Rch Data
Don't
Care
1
5
1
4
1
3
1
0
Don't
Care
Don't 1
Care 5
1
5
1
4
1
3
1
0
Don't
Care
33クロック遅延
Don't
Care
1
5
1
4
1
3
1
0
Don't
Care
Lch Data
Don't
Care
1
5
1
4
1
3
1
0
Don't
Care
Rch Data
Don't 1
Care 5
<MS0599-J-00>
19
2007/2