AK2301BX Datasheet, PDF (18/23 Pages) Asahi Kasei Microsystems – 3.3V Linear PCM CODEC LSI with PLL & Voltage Detector

ASAHI KASEI
■PLL
MCLK（周波数：26.0MHz）より入力されたクロックを下記の表に従って、
1) Codecへのクロック出力
2) PLLOUTからの外部へのクロック出力
を行います。
[AK2301BX]
モード名
PCM
PCM
Audio
Audio
PCMN
0
0
1
1
PLLSEL
0
1
0
1
PLL内部発振 Codecへの
周波数(MHz) 出力（=1/3）
12.288
12.288
11.29
12.288
4.096MHz
4.096MHz
3.7632MHz
4.096MHz
PLLOUT
出力周波数
（fs）
32
64
256
256
Fs
8.00kHz
8.00kHz
44.1kHz
48.0kHz
■SLEEP / PCMN / MUTEN端子設定と出力状態
SLEEP PCMN MUTEN
1
＊
＊
0
1
＊
0
0
1
0
0
0
VR/GSR
Analog
Ground
Analog
Ground
通常出力
Analog
Ground
DX
L
L
通常出力
L
SDTO
L
通常出力
L
L
TAGND/GST
Hi-Z
通常出力
通常出力
通常出力
PLLOUT
H
11.29MHz/12.288Mz
256KHz/512KHz
256KHz/512KHz
[DX端子]
SLEEP=0,PCMN=0の時、DATA出力中にMUTENが1から0に変化した場合は、次のFSまで待ってMUTE状態
に(DX=L)に移行します。
SLEEPが0から1に変化した場合、PCMNが0から1に変化した時は、直ちにMUTE状態(DX=L)となります。
[SDTO端子]
SLEEPが0から1に変化した場合、PCMNが0から1に変化した場合、直ちにMUTE状態(SDTO=L)となります。
[VR端子]
SLEEPが0から1に変化した場合、PCMNが0から1に変化した場合、MUTENが1から0に変化した場合は、直
ちにDACデジタルフィルタに0コードが入力されミュート状態(VR=Analog Ground)に移行します。
<MS0599-J-00>
18
2007/2