AK2301BX Datasheet, PDF (17/23 Pages) Asahi Kasei Microsystems – 3.3V Linear PCM CODEC LSI with PLL & Voltage Detector

ASAHI KASEI
[AK2301BX]
◆フレーム同期信号（Frame Sync：FS）
8kHzの基準入力信号です。1フレーム(125us毎)に14ビットのPCMデータが入出力されます。BCLKと同期し
ていることが必要です。
◆データ搬送クロック信号（Bit Clock:BCLK）
PCMデータがこのBCLKに同期して入出力されます。BCLKは256kHzと512kHzです。また、フレーム信号
であるFSに同期していることが必要です。
さらに、BCLKはMCLKと同期している必要があります。内部PCMコーデックはMCLKに同期したPLLにて
作成されたクロックで動作しています。従って、PLLOUT出力の256KHzまたは512KHzをBCLKに入力して
下さい。
LongFrame
FS
BCLK
DX
1 2 3 4 5 6 7 8 ９ 10 11 12 13 14 L L
DR
Don’t
care
1
2
3
4
5
6
7
8
９ 10 11 12 13 14 ^{Don’t care}
ShortFrame
FS
BCLK
DX
1 2 3 4 5 6 7 8 ９ 10 11 12 13 14 L L
DR
Don’t
care
1 2 3 4 5 6 7 8 ９ 10 11 12 13 14 ^{Don’t care}
！注意事項 ＜重要＞
MCLKを停止する時は、必ずSLEEPを’1’にして下さい。
MCLKを停止且つSLEEPが0の状態は、LSIの消費電流が増加します。（LSI内部で貫通電流が流れ、寿命が
短くなる原因になります。）
<MS0599-J-00>
17
2007/2