66AK2H14_17 Datasheet, PDF(194/355 Page) Texas Instruments – Multicore DSP+ARM KeyStone II System-on-Chip (SoC)

English

English German Russian Spanish Italian Polish Chinese Japanese Korean French Portuguese	Language :

66AK2H14_17 Datasheet, PDF (194/355 Pages) Texas Instruments – Multicore DSP+ARM KeyStone II System-on-Chip (SoC)

◁

66AK2H14/12/06

Multicore DSP+ARM KeyStone II System-on-Chip (SoC)

SPRS866EâNovember 2013

The following tables list the master and slave end point connections.

Intersecting cells may contain one of the following:

â¢ Y â There is a connection between this master and that slave.

â¢ - â There is NO connection between this master and that slave.

â¢ n â A numeric value indicates that the path between this master and that slave goes through bridge n.

Table 7-1

Data Space Interconnect (Part 1 of 2)

Slaves

Masters

10GbE (1)

CorePac0_CFG

CorePac1_CFG

CorePac2_CFG

CorePac3_CFG

CorePac4_CFG

CorePac5_CFG

CorePac6_CFG

CorePac7_CFG

CPT_CFG

CPT_DDR3A

CPT_DDR3B

CPT_INTC

CPT_L2_(0-7)

CPT_MSMC(0-7)

CPT_QM_CFG1

CPT_QM_CFG2

CPT_QM_M

CPT_SPI_ROM_EMIF16

CPT_TPCC(0_4)T

CPT_TPCC(1_2_3)T

DBG_DAP

EDMA0_CC_TR

EDMA0_TC0_RD

EDMA0_TC0_WR

EDMA0_TC1_RD

EDMA0_TC1_WR

EDMA1_CC_TR

EDMA1_TC0_RD

EDMA1_TC0_WR

EDMA1_TC1_RD

EDMA1_TC1_WR

-

-

- Y Y Y Y Y Y Y Y - 10 - - ses_2 sms_2 Y Y -

-

-

- ------------

-

-

-- -

-

-

- ------------

-

-

-- -

-

-

- ------------

-

-

-- -

-

-

- ------------

-

-

-- -

-

-

- ------------

-

-

-- -

-

-

- ------------

-

-

-- -

-

-

- ------------

-

-

-- -

-

-

- ------------

-

-

-- -

-

-

- - - - - - - - -Y- - -

-

-

-- -

-

-

- - - - - - - - -Y- - -

-

-

-- -

-

-

- - - - - - - - -Y- - -

-

-

-- -

-

-

- - - - - - - - -Y- - -

-

-

-- -

-

-

- - - - - - - - -Y- - -

-

-

-- -

-

-

- - - - - - - - -Y- - -

-

-

-- -

-

-

- - - - - - - - -Y- - -

-

-

-- -

-

-

- - - - - - - - -Y- - -

-

-

-- -

-

-

- - - - - - - - -Y- - -

-

-

-- -

-

-

- - - - - - - - -Y- - -

-

-

-- -

-

-

- - - - - - - - -Y- - -

-

-

-- -

-

-

- - - - - - - - -Y- - -

-

-

-- -

Y Y Y YYYYYYYYYYYY Y

Y

YY Y

-

-

- ------------

-

-

-- -

2,11 2,11 2,11 Y Y Y Y Y Y Y Y - Y Y Y SES_0 SMS_0 Y Y 2,11

2,11 -

- Y Y Y Y Y Y Y Y - Y Y Y SES_0 SMS_0 Y Y 2,11

3,11 3,11 3,11 Y Y Y Y Y Y Y Y - Y Y Y SES_1 SMS_1 Y - 3,11

3,11 -

- Y Y Y Y Y Y Y Y - Y Y Y SES_1 SMS_1 Y - 3,11

-

-

- ------------

-

-

-- -

11 11 11 Y Y Y Y Y Y Y Y - 5 Y Y SES_0 SMS_0 Y Y 11

11 -

- Y Y Y Y Y Y Y Y Y 5 Y Y SES_0 SMS_0 Y Y 11

11 Y Y Y Y Y Y Y Y Y Y - 6 Y Y SES_1 SMS_1 Y Y 11

11 -

- Y Y Y Y Y Y Y Y - 6 Y Y SES_1 SMS_1 Y Y 11

194 System Interconnect

Copyright 2013 Texas Instruments Incorporated

Submit Documentation Feedback

▷