ADS6424_10 Datasheet, PDF (53/71 Pages) Texas Instruments – QUAD CHANNEL, 12-BIT, 105/80/65 MSPS ADC WITH SERIAL LVDS INTERFACE

www.ti.com
ADS6424
ADS6423
ADS6422
SLAS532A – MAY 2007 – REVISED JUNE 2007
Input Clock,
CLK
Freq = Fs
Frame Clock,
FCLK
Freq = 1 ´ Fs
Bit Clock – SDR,
DCLK
Freq = 7 ´ Fs
Output Data D6 D5 D4 D3 D2 D1 D0 D6 D5 D4 D3 D2 D1 D0 D6 D5
DA0, DB0, DC0, DD0 ^{(D0) (D1) (D2) (D3) (D4) (D5) (D6) (D0) (D1) (D2) (D3) (D4) (D5) (D6) (D0) (D1)}
Output Data
DA1, DB1, DC1, DD1
0
0 D11 D10 D9 D8
(D7) (D8) (D9) (D10) (D11) (0)
D7 0
0 D11 D10 D9 D8
(0) (D7) (D8) (D9) (D10) (D11) (0)
D7 0
0
(0) (D7) (D8)
Data Rate = 7 ´ Fs
Output Data
DA0, DB0, DC0, DD0
0 D10 D8 D6 D4 D2 D0 0 D10 D8 D6 D4 D2 D0 0 D10
(D0) (D2) (D4) (D6) (D8) (D10) (0) (D0) (D2) (D4) (D6) (D8) (D10) (0) (D0) (D2)
Output Data
DA1, DB1, DC1, DD1
0 D11 D9 D7 D5 D3 D1 0 D11 D9 D7 D5 D3 D1 0 D11
(D1) (D3) (D5) (D7) (D9) (D11) (0) (D1) (D3) (D5) (D7) (D9) (D11) (0) (D1) (D3)
Output Data
DA0, DB0, DC0, DD0
0
0 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1
(D0) (D1) (D2) (D3) (D4) (D5) (D6) (D7) (D8) (D9) (D10) (D11) (0)
D0 0
0
(0) (D0) (D1)
Output Data
DA1, DB1, DC1, DD1
0
0 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1
(D0) (D1) (D2) (D3) (D4) (D5) (D6) (D7) (D8) (D9) (D10) (D11) (0)
D0 0
0
(0) (D0) (D1)
Data Bit in MSB First Mode
D6
(D0)
Data Bit in LSB First Mode
White Cells – Sample N
Grey Cells – Sample N + 1
T0227-01
Figure 77. 2-Wire Interface 14× Serialization - SDR Bit Clock
Submit Documentation Feedback
Copyright © 2007, Texas Instruments Incorporated 53