K4D623238B-GC Datasheet, PDF (4/17 Pages) Samsung semiconductor – 64Mbit DDR SDRAM

K4D623238B-GC
PIN CONFIGURATION (Top View)
64M DDR SDRAM
2
3
4
5
6
7
8
9
10
11
12
13
B
DQS0 DM0 VSSQ DQ3
DQ2
DQ0
DQ31 DQ29 DQ28 VSSQ
DM3 DQS3
C
DQ4 VDDQ
NC VDDQ DQ1 VDDQ VDDQ DQ30 VDDQ
NC
VDDQ DQ27
D
DQ6
DQ5 VSSQ VSSQ VSSQ VDD
VDD VSSQ VSSQ VSSQ DQ26 DQ25
E
DQ7 VDDQ VDD
VSS
VSSQ VSS
VSS VSSQ VSS
VDD VDDQ DQ24
F
DQ17
DQ16
VDDQ
VSSQ
VSS
VSS
VSS
VSS
Thermal Thermal Thermal Thermal
VSSQ
VDDQ
DQ15
DQ14
G
DQ19
DQ18
VDDQ
VSSQ
VSS
VSS
VSS
VSS
Thermal Thermal Thermal Thermal
VSSQ
VDDQ
DQ13
DQ12
H
DQS2 DM2
NC
VSSQ
VSS
VSS
VSS
VSS
Thermal Thermal Thermal Thermal
VSSQ
NC
DM1 DQS1
J
DQ21
DQ20
VDDQ
VSSQ
VSS
VSS
VSS
VSS
Thermal Thermal Thermal Thermal
VSSQ
VDDQ
DQ11
DQ10
K
DQ22 DQ23 VDDQ VSSQ VSS
VSS
VSS
VSS
VSSQ VDDQ DQ9
DQ8
L
CAS
WE
VDD
VSS
A10
VDD
VDD
RFU1
VSS
VDD
NC
NC
M
RAS
NC
NC
BA1
A2
RFU3
A9
A5
RFU 2
CK
CK
MCL
N
CS
NC
BA0
A0
A1
A3
A4
A6
A7
A8/AP CKE VREF
NOTE:
1. RFU1 is reserved for A12
2. RFU2 is reserved for BA2
3. RFU3 is reserved for A11
4. VSS Thermal balls are optional
PIN DESCRIPTION
CK,CK
CKE
CS
RAS
CAS
WE
DQS
DM
RFU
Differential Clock Input
Clock Enable
Chip Select
Row Address Strobe
Column Address Strobe
Write Enable
Data Strobe
Data Mask
Reserved for Future Use
BA0, BA1
A0 ~A10
D Q0 ~ DQ31
VDD
VSS
VDDQ
VSSQ
NC
MCL
-4-
Bank Select Address
Address Input
Data Input/Output
Power
Ground
Power for DQ’s
Ground for DQ’s
No Connection
Must Connect Low
Rev. 1.4 (Sep. 2002)