74HC7404 Datasheet, PDF (8/28 Pages) NXP Semiconductors – 5-Bit x 64-word FIFO register; 3-state

Philips Semiconductors
5-Bit x 64-word FIFO register; 3-state
Product specification
74HC/HCT7404
T_amb °C
TEST CONDITION
SYMBOL PARAMETER
+25
−40 to +85 −40 to +125 UNIT _VCC
MIN TYP MAX MIN MAX MIN MAX
(V)
WAVEFORMS
t_W
DIR pulse width 10 41 130 8
165 8
195 ns 2.0
Fig.8
HIGH
5
15 26 4
33 4
39 ns 4.5
4
12 22 3
28 3
33 ns 6.0
t_W
DOR pulse
14 52 160 12 200 12 240 ns 2.0
Fig.11
width HIGH
7
19 32 6
40 6
48 ns 4.5
6
15 27 5
34 5
41 ns 6.0
t_W
MR pulse
120 39 −
150 −
180 −
ns 2.0
Fig.9
width LOW
24 14 −
30 −
36 −
ns 4.5
20 11 −
26 −
31 −
ns 6.0
t_rem
removal time 80 24 −
100 −
120 −
ns 2.0
Fig.16
MR to SI
16 8
−
20 −
24 −
ns 4.5
14 7
−
17 −
20 −
ns 6.0
t_su
set-up time
−8 −36 −
−6 −
−6 −
ns 2.0
Fig.14
D_n to SI
−4 −13 −
−3 −
−3 −
ns 4.5
−3 −10 −
−3 −
−3 −
ns 6.0
t_h
hold time
135 44 −
170 −
205 −
ns 2.0
Fig.14
D_n to SI
27 16 −
34 −
41 −
ns 4.5
23 13 −
29 −
35 −
ns 6.0
f_max
maximum clock 3.6 9.9 −
2.8 −
2.4 −
MHz 2.0
Fig.12 and
pulse frequency 18 30 −
14 −
12 −
MHz 4.5
Fig.13
SI, SO burst 21 36 −
16 −
14 −
MHz 6.0
mode
f_max
maximum clock 3.6 9.9 −
2.8 −
2.4 −
MHz 2.0
Fig.7 and
pulse frequency 18 30 −
14 −
12 −
MHz 4.5
Fig.10
SI, SO using 21 36 −
16 −
14 −
MHz 6.0
flags
f_max
maximum clock −
7.6 −
−
−
−
−
MHz 2.0
Fig.7 and
pulse frequency −
23 −
−
−
−
−
MHz 4.5
Fig.10
SI, SO
−
27 −
−
−
−
−
MHz 6.0
cascaded
September 1993
8