IS61NLF204836B Datasheet, PDF (4/38 Pages) Integrated Silicon Solution, Inc – 100 percent bus utilization

IS61NLF204836B/IS61NVF/NVVF204836B
IS61NLF409618B/IS61NVF/NVVF409618B 
PIN CONFIGURATION —­ 2M x 36, 165-Ball PBGA (TOP VIEW)
1
2
3
4
5
6
7
8
9
10
11
A
NC
A
CE
BWc BWb CE2 CKE ADV
A
A
NC
B
NC
A
CE2 BWd BWa CLK
WE
OE
A
A
NC
C
DQPc NC VDDQ VSS VSS VSS VSS VSS VDDQ NC DQPb
D
DQc DQc VDDQ VDD VSS VSS VSS VDD VDDQ DQb DQb
E
DQc DQc VDDQ VDD VSS VSS VSS VDD VDDQ DQb DQb
F
DQc DQc VDDQ VDD VSS VSS VSS VDD VDDQ DQb DQb
G
DQc DQc VDDQ VDD VSS VSS VSS VDD VDDQ DQb DQb
H
NC
NC
NC VDD VSS VSS VSS VDD NC
NC
ZZ
J
DQd DQd VDDQ VDD VSS VSS VSS VDD VDDQ DQa DQa
K
DQd DQd VDDQ VDD VSS VSS VSS VDD VDDQ DQa DQa
L
DQd DQd VDDQ VDD VSS VSS VSS VDD VDDQ DQa DQa
M
DQd DQd VDDQ VDD VSS VSS VSS VDD VDDQ DQa DQa
N
DQPd NC VDDQ VSS
NC
NC
NC
VSS VDDQ NC DQPa
P
NC
A
A
A
TDI
A1* TDO
A
A
A
NC
R MODE A
A
A
TMS A0* TCK
A
A
A
A
Note: A0 and A1 are the two least significant bits (LSB) of the address field and set the internal burst counter if burst is desired.
PIN DESCRIPTIONS
Symbol
Pin Name
A
Synchronous Address Inputs
A0, A1
Synchronous Burst Address Inputs
ADV
Synchronous Burst Address Advance/
Load
WE
Synchronous Read/Write Control Input
CLK
Synchronous Clock
CKE
Synchronous Clock Enable
CE, CE2, CE2 Synchronous Chip Enable
BWa-BWd
Synchronous Byte Write Inputs
OE
Asynchronous Output Enable
ZZ
Asynchronous Power Sleep
Mode
MODE
TCK, TDI
TDO, TMS
VDD
NC
DQa-DQd
DQPa-DQPd
VDDQ
Vss
Burst Sequence Selection
JTAG Pins
Power Supply
No Connect
Synchronous Data Inputs/Outputs
Synchronous Parity Data
Inputs/Outputs
I/O Power Supply
Ground
4
Integrated Silicon Solution, Inc. — www.issi.com
Rev. 00C
02/20/2013