English
Language : 

ISL28022_15 Datasheet, PDF (18/32 Pages) Intersil Corporation – Precision Digital Power Monitor
ISL28022
SHUNT VOLTAGE THRESHOLD REGISTER 06H
(READ/WRITE)
The VSHUNT minimum and maximum threshold limits are set
using one register. The shunt value readings are either positive or
negative. D15 and D7 bits of Table 18 are given to represent the
sign of the limit. SMX bits represent the upper limit threshold.
SMN represents the lower threshold limit. Equation 8 is the
calculation used to convert the VSHUNT threshold binary value to
decimal. Bit is the value of each bit set in the shunt threshold
register. The value is either 1 or a 0. The weight of each bit is
represented in Table 18. n is the bit number. The shunt voltage
threshold LSB is 2.56mV.
Vs thresh
    7

Bitn Bit_Weight n
  VsThresh

LSB
n  0

(EQ. 8)
TABLE 16. CURRENT REGISTER, 04h
BIT D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
NAME Bit 15 Bit14 Bit13 Bit12 Bit11 Bit10 Bit9 Bit8 Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0
WEIGHT -32768 16384 8192 4096 2048 1024 512 256 128 64
32
16
8
4
2
1
BIT
NAME
WEIGHT
D15
PD15
32768
D14
PD14
16384
D13
PD13
8192
D12
PD12
4096
TABLE 17. POWER REGISTER, 03h
D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
PD11 PD10 PD9 PD8 PD7 PD6 PD5 PD4 PD3 PD2 PD1 PD0
2048 1024 512 256 128 64 32 16 8
4
2
1
BIT
NAME
WEIGHT
D15
Sign
-128
TABLE 18. SHUNT VOLTAGE THRESHOLD REGISTER, 06h
D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
SMX6 SMX5 SMX4 SMX3 SMX2 SMX1 SMX0 Sign SMN6 SMN5 SMN4 SMN3 SMN2 SMN1 SMN0
64 32 16
8
4
2
1 -128 64 32 16
8
4
2
1
TABLE 19. BUS VOLTAGE THRESHOLD REGISTER, 07h
BIT D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
NAME BMX7 BMX6 BMX5 BMX4 BMX3 BMX2 BMX1 BMX0 BMN7 BMN6 BMN5 BMN4 BMN3 BMN2 BMN1 BMN0
WEIGHT 128 64 32 16
8
4
2
1 128 64 32 16
8
4
2
1
TABLE 20. INTERRUPT STATUS REGISTER, 08h
BIT D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5
NAME NA NA NA NA NA NA NA NA NA NA NA
WEIGHT 0
0
0
0
0
0
0
0
0
0
0
D4 D3 D2 D1 D0
NA SMXW SMNW BMXW BMNW
0
0
0
0
0
TABLE 21. AUX CONTROL REGISTER, 09h
BIT D15 D14 D13 D12 D11 D10 D9
D8
D7
D6
D5 D4 D3 D2 D1 D0
NAME NA NA NA NA NA NA NA FORCEINTR INTREN ExtClkEn
ExtCLKDiv[5:0]
WEIGHT 0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
Submit Document Feedback 18
FN8386.7
October 2, 2015