HYS64D128320GU-6-A Datasheet, PDF (7/18 Pages) Infineon Technologies AG – 2.5 V 184-pin Unbuffered DDR-I SDRAM Modules

HYS64/72D64000/128020GU-7/8-A
Unbuffered DDR-I SDRAM-Modules
DQS0
DM0/DQS9
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQS1
DM1/DQS10
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQS2
DM2/DQS11
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQS3
DM3/DQS12
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DQS8
DM8/DQS17
CB0
CB1
CB2
CB3
CB4
CB5
CB6
CB7
S0
DM
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
CS DQS
D0
DM
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
CS DQS
D1
DM
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
CS DQS
D2
DM
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
CS DQS
D3
DM
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
CS DQS
D8
DQS4
DM4/DQS13
DQS5
DM5/DQS14
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQS6
DM6/DQS15
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQS7
DM7/DQS16
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
DM
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
CS DQS
D4
DM
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
CS DQS
D5
DM
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
CS DQS
D6
DM
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
CS DQS
D7
Serial PD
SCL
A0 A1 A2
SA0 SA1 SA2
SDA
BA0, BA1
A0 - A11,A12
VDD, VDDQ
VREF
VSS
VDDID
BA0, BA1: SDRAMs D0 - D8
A0 - A11, A12: SDRAMs D0 - D8
D0 - D8
D0 - D8
D0 - D8
RAS
CAS
CKE0
WE
RAS: SDRAMs D0 - D8
CAS: SDRAMs D0 - D8
CKE: SDRAMs D0 - D8
WE: SDRAMs D0 - D8
* Clock Wiring
Clock
Input
SDRAMs
*CK0/CK0
*CK1/CK1
*CK2/CK2
3 SDRAMs
3 SDRAMs
3 SDRAMs
* Wire per Clock Loading
Table/Wiring Diagrams
Notes:
1. DQ-to-I/O wiring is shown as recom-
mended but may be changed.
2. DQ/DQS/DM/CKE/S relationships must
be maintained as shown.
3. DQ, DQS, DM/DQS resistors: 22 Ohms.
4. VDDID strap connections
(for memory device VDD, VDDQ):
STRAP OUT (OPEN): VDD = VDDQ
Block Diagram: One Bank 64M x 72 DDR-I SDRAM DIMM Module
HYS72D64000GU using x8 organized SDRAMs
INFINEON Technologies
7
2002-09-10 (rev.0.81)