HYS64D128021 Datasheet, PDF(11/23 Page) Infineon Technologies AG – 200-Pin Small Outline Dual-In-Line Memory Modules

English

English German Russian Spanish Italian Polish Chinese Japanese Korean French Portuguese	Language :

HYS64D128021 Datasheet, PDF (11/23 Pages) Infineon Technologies AG – 200-Pin Small Outline Dual-In-Line Memory Modules

◁

HYS64D128021[H/G]BDLâ[5/6]âB

Small Outline DDR SDRAM Modules

Pin Configuration

DQS0

DM0/DQS9

DQ0

DQ1

DQ2

DQ3

DQ4

DQ5

DQ6

DQ7

DQS1

DM1/DQS10

DQ8

DQ9

DQ10

DQ11

DQ12

DQ13

DQ14

DQ15

DQS2

DM2/DQS11

DQ16

DQ17

DQ18

DQ19

DQ20

DQ21

DQ22

DQ23

DQS3

DM3/DQS12

VDD SPD

VDD/VDDQ

VREF

VSS

VDDID

DQ24

DQ25

DQ26

DQ27

DQ28

DQ29

DQ30

DQ31

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

S DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

S DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

S DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

S DQS

SPD

D0 - D15

Strap: see Note 4

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

BA0 - BA1

A0 - An

CKE1

RAS

CAS

CKE0

BA0-BA1: SDRAMs D0 - D15

A0-An: SDRAMs D0 - D15

CKE: SDRAMs D8 - D15

RAS: SDRAMs D0 - D15

CAS: SDRAMs D0 - D15

CKE: SDRAMs D0 - D7

WE: SDRAMs D0 - D15

DQS4

DM4/DQS13

S DQS

DQ32

DQ33

DQ34

DQ35

DQ36

DQ37

DQ38

DQ39

S DQS

DQS5

DM5/DQS14

DQ40

DQ41

DQ42

DQ43

DQ44

DQ45

DQ46

DQ47

DQS6

DM6/DQS15

S DQS

D10

DQ48

DQ49

DQ50

DQ51

DQ52

DQ53

DQ54

DQ55

DQS7

DM7/DQS16

S DQS

D11

DQ56

DQ57

DQ58

DQ59

DQ60

DQ61

DQ62

DQ63

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

S DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

S DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

S DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

S DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

S DQS

D12

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

S DQS

D13

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

S DQS

D14

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

S DQS

D15

Serial PD

SCL

A0 A1 A2

SA0 SA1 SA2

* Clock Wiring

Clock

Input

SDRAMs

*CK0/CK0

*CK1/CK1

*CK2/CK2

4 SDRAMs

6 SDRAMs

* Wire per Clock Loading

Table/Wiring Diagrams

SDA

Notes:

1. DQ-to-I/O wiring is shown as recommended

but may be changed.

2. DQ/DQS/DM/CKE/S relationships must be

maintained as shown.

3. DQ, DQS, DM/DQS resistors: 22 ohms Â± 5%.

4. VDDID strap connections

(for memory device VDD, VDDQ):

STRAP OUT (OPEN): VDD = VDDQ

STRAP IN (VSS): VDD â VDDQ

5. BAx, Ax, RAS, CAS, WE resistors: 3 ohms

+5%

Figure 2 Block Diagram - 2 Ranks 128M Ã 64 DDR SDRAM SO-DIMM HYS64D128021[H/G]BDLâ[5/6]âB

Data Sheet

Rev. 0.5, 2003-12

▷