HYMD532M646CLP6-D43 Datasheet, PDF(5/20 Page) Hynix Semiconductor – 200pin DDR SDRAM SO-DIMMs based on 512Mb C ver. (TSOP)

English

English German Russian Spanish Italian Polish Chinese Japanese Korean French Portuguese	Language :

HYMD532M646CLP6-D43 Datasheet, PDF (5/20 Pages) Hynix Semiconductor – 200pin DDR SDRAM SO-DIMMs based on 512Mb C ver. (TSOP)

◁

200pin DDR SDRAM SO-DIMMs

FUNCTIONAL BLOCK DIAGRAM

512MB, 64M x 64 Unbuffered SO-DIMM: HYMD564M646C[L]P6

/CS1

/CS0

DQS0

DM0

DQ00

DQ01

DQ02

DQ03

DQ04

DQ05

DQ06

DQ07

DQS1

DM1

DQ08

DQ09

DQ10

DQ11

DQ12

DQ13

DQ14

DQ15

LDQS /CS

LDM

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

D0 I/O7

UDQS

UDM

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

LDQS /CS

LDM

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

D4 I/O7

UDQS

UDM

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

DQS4

DM4

DQ32

DQ33

DQ34

DQ35

DQ36

DQ37

DQ38

DQ39

DQS5

DM5

DQ40

DQ41

DQ42

DQ43

DQ44

DQ45

DQ46

DQ47

LDQS /CS

LDM

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

D2 I/O7

UDQS

UDM

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

LDQS /CS

LDM

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

D6 I/O7

UDQS

UDM

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

DQS2

DM2

DQ16

DQ17

DQ18

DQ19

DQ20

DQ21

DQ22

DQ23

DQS3

DM3

DQ24

DQ25

DQ26

DQ27

DQ28

DQ29

DQ30

DQ31

LDQS /CS

LDM

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

D1 I/O7

UDQS

UDM

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

LDQS /CS

LDM

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

D5 I/O7

UDQS

UDM

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

DQS6

DM6

DQ48

DQ49

DQ50

DQ51

DQ52

DQ53

DQ54

DQ55

DQS7

DM7

DQ56

DQ57

DQ58

DQ59

DQ60

DQ61

DQ62

DQ63

LDQS /CS

LDM

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

D3 I/O7

UDQS

UDM

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

# Unless otherwise noted, resistor values are 22O +- 5%

BA0-BA1

A0-AN

/RAS

/CAS

/WE

CKE0

CKE1

SDRAMs D0-D7

SDRAMs D0-D3

SDRAMs D4-D7

Serial Presence Detector

(SPD)

SCL

SA0 A0

SA1 A1

SA2 A2

SDA

CK0

/CK0

CK1

/CK1

CK2

/CK2

LDQS /CS

LDM

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

D7 I/O7

UDQS

UDM

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

4 loads

0 loads

VDD SPD

VREF

VDD

VSS

VDDID

SPD

SDRAMS DO-D7

VDD and VDDQ

SDRAMS DO-D7,SPD

Strap:see Note 4

Notes :

DQ wiring may differ from that described in this

drawing : however DQ/DM/DQS relationship are

maintained as shown.

VDDID strap connections:

(for memory device VDD, VDDQ)

Strap out (open) : VDD = VDDQ

Strap in (closed) : VDD â VDDQ

Rev. 1.3 / Feb. 2006

▷