GPC150 Datasheet, PDF (59/103 Pages) List of Unclassifed Manufacturers – General Purpose Controller Z84C15

grifo^®
ITALIAN TECHNOLOGY
DESCRIZIONE SOFTWARE DELLE PERIFERICHE DI BORDO
Nel paragrafo precedente sono stati riportati gli indirizzi di allocazione di tutte le periferiche e di
seguito viene riportata una descrizione dettagliata della funzione e del significato dei relativi registri
(al fine di comprendere le successive informazioni, fare sempre riferimento alle tabelle di
indirizzamento I/O). Qualora la documentazione riportata fosse insufficiente fare riferimento
direttamente alla documentazione tecnica della casa costruttrice del componente. In questo paragrafo
inoltre non vengono descritte le sezioni che fanno parte del microprocessore; per quanto riguarda la
programmazione di quest'ultime si faccia riferimento all'appendice B di questo manuale. Nei
paragrafi successivi si usano le indicazioni D0÷D7 e .0÷7 per fare riferimento ai bits della
combinazione utilizzata nelle operazioni di I/O ad 8 bits.
MEMORY MANAGEMENT UNIT
L’allocazione dello spazio d’indirizzamento fisico delle memorie che possono essere montate sulla
GPC^® 150 all’interno dello spazio d’indirizzamento logico del microprocessore, è affidato ad una
efficiente circuiteria di MMU. Tale sezione viene programmata tramite l'apposito registro MEM
allocato nello spazio di I/O. Il significato di tale registro è riportato di seguito:
MEM: I bits di tale registro hanno il seguente significato
MEM.7 ->
MEM.6 ->
MEM.5 ->
MEM.4 ->
MEM.3 ->
MEM.2,1,0->
R/E: selettore RAM (D7=1) o EPROM/FLASH EPROM (D7=0),
nella pagina bassa (0000H÷7FFFH) dello spazio d'indirizzamento
della CPU
A18 x IC10 ed /A18 x IC8
A17 x IC10 ed /A17 x IC8
A16 x IC10 ed /A16 x IC8
A15 x IC10 ed /A15 x IC8
Vedere paragrafo FLASH EPROM SERIALI
Dove quindi solo i bits D3÷D7 definiscono la pagina di SRAM di IC8 od EPROMo
FLASH EPROM di IC10 che deve essere indirizzata.
All’atto del power on o del reset il registro MEM è azzerato (tutti i bits a 0); questo equivale ad una
programmazione della sezione di MMU in cui i primi 32K indirizzati dalla CPU coincidono con la
pagina 0 di EPROM o FLASH EPROM di IC10 ed i secondi 32K coincidono con la pagina 0 diSRAM
di IC8.
Facendo riferimento alle figure 37 e 38 di mappaggio delle memorie, viene riportata in figura 39 una
tabella che descrive tutte le possibili configurazioni della sezione MMU.
La X indica che lo stato del bit è indifferente per il settaggio che si deve realizzare e può quindi
assumere sia lo stato di 0 che di 1, a seconda delle esigenze della circuiteria che gestisce.
Pagina 52
GPC^® 150 Rel. 3.00