GPC150 Datasheet, PDF (56/103 Pages) List of Unclassifed Manufacturers – General Purpose Controller Z84C15

ITALIAN TECHNOLOGY
grifo^®
MAPPAGGIO ABACO^® BUS
La logica di controllo della GPC^® 150 provvede anche alla gestione dell’ABACO^® BUS, definendo
gli indirizzi in cui tale BUS viene allocato. In particolare,come si può notare dalla tabella
indirizzamento I/O, tale BUS è indirizzato in corrispondenza degli inirizzi 40H÷E7H
Un accesso in I/O in un qualsiasi indirizzo compreso in questi range abilta il segnale /IORQ e tutti
gli altri segnali di controllo di K1.
MAPPAGGIO MEMORIE
Sulla scheda i 5128K Byte di memoria che possono essere montati sono così allocati:
Fino a 512K Byte di EPROM o 512K Byte di FLASH EPROM allocati nello spazio di memoria
Fino a 512K Byte di SRAM allocati nello spazio di memoria
Fino a 8K Byte di EEPROM seriale allocati nello spazio di I/O
Fino a 4MByte di FLASH EPROM seriale suddivisi su due dispositivi da 2MByte massimi ciascuno
La GPC^® 150 può indirizzare direttamente un massimo di 64K Byte di memoria che coincide con
lo spazio d’indirizzamento logico del microprocessore. Questa capacità di memoria è stata suddivisa
in due pagine da 32K Byte cadauna: sulla prima può essere allocata sia SRAM che EPROM, mentre
sulla seconda solo SRAM. La circuiteria di MMU si occupa tramite una semplice gestione software,
di dividere lo spazio dei dispositivi fisici allocati in memoria, sempre in pagine da 32K Byte e di
allocarle nello spazio direttamente indirizzato dalla CPU. Programmando la circuiteria di MMU
tramite l’apposito registro MEM, è quindi possibile indirizzare indirettamente, un’area notevolmente
superiore a quella supportata direttamente dal microprocessore. Vengono di seguito riportate due
figure che illustrano le possibili configurazioni dei dispositivi allocati nello spazio di memoria, per
maggiori informazioni fare riferimento al paragrafo "MEMORY MANAGEMENT UNIT", mentre
per una facile individuazione dei dispositivi di memoria fare riferimento alla figura 24.
Alcuni pacchetti software, come il GDOS o l'FGDOS, si occupano autonomamente della gestione
della circuiteria di MMU per allocare tutta la memoria fisicamente presente a bordo scheda nello
spazio d'indirizzamento del microprocessore, senza interessare direttamente l'utente.
All’atto del power on o del reset, il segnale R/E è settato a 0, quindi la scheda parte con l’esecuzione
del codice posto all’indirizzo logico 0000H della pagina 0 di EPROM o FLASH EPROM di IC 10.
GPC^® 150 Rel. 3.00
Pagina 49