English
Language : 

AK5388AEQ Datasheet, PDF (21/31 Pages) Asahi Kasei Microsystems – 120dB 24-bit 192kHz 4-Channel ADC
◁
[AK5388A]
■ ディジタルHPF
ADCはDCオフセットキャンセルのためにディジタルHPFを内蔵します。HPFE pinの設定により、HPFの
ON/OFFを制御することができます。但し、動作中にHPFのON/OFF設定を変更すると、DCオフセット値の変
化によるクリック音発生の原因となります。設定変更はパワーダウン(PDN pin = “L”)時に行うことを推奨し
ます。
■ オーバフロー検出機能
AK5388Aはアナログ入力のオーバフロー検出機能を持ちます。LchまたはRchのアナログ入力がオーバフロー
すると(−0.3dBFS以上)、OVF pinが“H”になります。オーバフローしたアナログ入力に対するOVF出力はADC
と同じ群遅延(GD=13/fs=0.27ms@fs=48kHz)を持ちます。パワーダウン解除後(PDN pin = “L” → “H”)、
516/fs(=10.75ms@fs=48kHz)の間OVF pinは“L”で、その後オーバフロー検出機能が有効になります。
■ パワーダウン/リセット
PDN pin を “L”にするとAK5388Aはパワーダウン状態になり、この時、同時に内部のディジタルフィルタが
リセットされます。このリセットは電源投入時に必ず一度行って下さい。パワーダウン状態の時、VCOMは
AGNDの電圧になります。パワーダウンが解除された後にアナログ部の初期化サイクルが始まります。その
ため、SDTO出力はマスタモード時に517 LRCK サイクル後(スレーブモード時、516 LRCK サイクル)に確定
します。初期化中は両チャンネルのADC出力は “0”となります。初期化サイクルが終了した後、ADC出力は
入力に対応した値に落ち着きます(ADC出力が落ち着くまでには約、群遅延(GD)程度かかります)。
電源投入時、一度PDN pinを“L”にしてリセットして下さい。その後、PDN pinを“H”にするとリセット及びパ
ワーダウンはMCLKで解除され、LRCKの立ち上がりエッジ(出力フォーマットがMode 1の時は立ち下がりエ
ッジ)に同期して内部のタイミングが動作します。
(1)
PDN
Internal
State
A/D In
(Analog)
A/D Out
(Digital)
Normal Operation
GD (2)
Power-down
Idle Noise
(3)
“0”data
Initialize
Normal Operation
GD
“0”data
Idle Noise
Clock In
MCLK,LRCK,SCLK
(4)
Notes:
(1) スレーブモード時は517/fs、マスタモード時は 516/fs です。
(2) ディジタル入力に対してアナログ出力は群遅延(GD)を持ちます。
(3) パワーダウン状態時、A/D 出力は “0” です。
(4) 外部クロック(MCLK, SCLK, LRCK)を停止する時、AK5388Aはパワーダウン状態にしてください。
Figure 16. パワーダウン/アップ シーケンス
MS1494-J-02
- 21 -
2013/05
 ▷