AK5388AEQ Datasheet, PDF (17/31 Pages) Asahi Kasei Microsystems – 120dB 24-bit 192kHz 4-Channel ADC

[AK5388A]
動作説明
■ システムクロック
AK5388Aがスレーブモード時に必要とされるクロックはMCLK (128fs/192fs/256fs/384fs/512fs/768fs), BICK
(48fs∼), LRCK (fs)です。MCLKとLRCKは同期する必要はありますが、位相を合わせる必要はありません。
Table 1/2/3に標準のオーディオレートに対してAK5388Aに必要とされる各クロックの周波数を示します。
AK5385のマスタクロック周波数はCKS1-0 pin (Table 4)で設定します。
スレーブモード時には、AK5388AはLRCKによる位相検出回路を内蔵しているため、動作中に各クロックの
周波数変更等で内部タイミングがずれた場合には自動的にリセットがかかり位相合わせが行われます。
スレーブモードでの動作時(PDN pin = “H”)は、各外部クロック(MCLK, BICK, LRCK)を止めてはいけません。
これらのクロックが供給されない場合、内部にダイナミックなロジックを使用しているため、過電流が流れ
動作が異常になる可能性があります。クロックを止める場合はパワーダウン状態(PDN pin = “L”)にして下さ
い。マスタモードではパワーダウン時以外は、外部クロック(MCLK)を供給して下さい。
複数デバイスにて同期をとる場合、動作CLK切り替え時、クロックモード切替時、ディジタルIF切り替え時
には、一度PDN pinにてリセットを実施してください。またCLKやモードの切り替えはリセット期間中に実
施してください。リセット解除後は安定したCLKを供給してください。
fs
32kHz
48kHz
96kHz
192kHz
fs
32kHz
48kHz
96kHz
192kHz
fs
32kHz
48kHz
96kHz
192kHz
128fs
N/A
N/A
N/A
24.576MHz
128fs
N/A
N/A
N/A
24.576MHz
128fs
N/A
N/A
N/A
24.576MHz
192fs
N/A
N/A
N/A
36.864MHz
MCLK
256fs
384fs
8.192MHz 12.288MHz
12.288MHz 18.432MHz
24.576MHz
N/A
N/A
N/A
Table 1. System Clock Example (Slave Mode)
512fs
768fs
16.384MHz 24.576MHz
24.576MHz 36.864MHz
N/A
N/A
N/A
N/A
(N/A: Not available)
192fs
N/A
N/A
N/A
36.864MHz
MCLK
256fs
384fs
8.192MHz 12.288MHz
12.288MHz 18.432MHz
24.576MHz 36.864MHz
N/A
N/A
Table 2. System Clock Example (Master Mode)
512fs
768fs
16.384MHz 24.576MHz
24.576MHz 36.864MHz
N/A
N/A
N/A
N/A
(N/A: Not available)
192fs
N/A
N/A
N/A
36.864MHz
MCLK
256fs
384fs
N/A
N/A
N/A
N/A
24.576MHz 36.864MHz
N/A
N/A
Table 3. System Clock Example (Auto Mode)
512fs
768fs
16.384MHz 24.576MHz
24.576MHz 36.864MHz
N/A
N/A
N/A
N/A
(N/A: Not available)
MS1494-J-02
- 17 -
2013/05