AK5388AEQ Datasheet, PDF (12/31 Pages) Asahi Kasei Microsystems – 120dB 24-bit 192kHz 4-Channel ADC

[AK5388A]
Parameter
Symbol
min
typ
max
Unit
Audio Interface Timing (Master mode)
Normal mode (TDM1=“L”, TDM0=“L”)
BICK Frequency
fBCK
64fs
Hz
BICK Duty
dBCK
50
%
BICK “↓” to LRCK
tMBLR
−20
20
ns
BICK “↓” to SDTO1/2
tBSD
−20
20
ns
TDM256 mode (TDM1=“L”, TDM0=“H”)
BICK Frequency
fBCK
256fs
Hz
BICK Duty
(Note 16) dBCK
50
%
BICK “↓” to LRCK
tMBLR
−12
12
ns
BICK “↓” to SDTO1
(Note 15) tBSD
−20
20
ns
TDM128 mode (TDM1=“H”, TDM0=“H”)
(8KHz ≤ fs < 108KHz)
BICK Frequency
fBCK
128fs
Hz
BICK Duty
BICK “↓” to LRCK
dBCK
50
%
tMBLR
−12
12
ns
BICK “↓” to SDTO1
(Note 15) tBSD
−20
20
ns
TDM128 mode (TDM1=“H”, TDM0=“H”)
(108KHz < fs ≤ 216KHz)
BICK Frequency
fBCK
128fs
Hz
BICK Duty
BICK “↓” to LRCK
dBCK
50
%
tMBLR
−6
6
ns
BICK “↓” to SDTO1
tBSD
−10
10
ns
Power-Down & Reset Timing
PDN Pulse Width
(Note 17) tPD
150
ns
PDN “↑” to SDTO1/2 valid
(Note 18) tPDV
516
1/fs
Note 14. この規格値はLRCKのエッジとBICKの“↑”が重ならないように規定しています。
Note 15. SDTO2 出力は“L”で固定です。
Note 16. MCLK=512fsの場合の値です。 MCLK=256fs/384fs時は保障されません。
Note 17. AK5388AはPDN pin = “L”でリセットされます。
Note 18. PDN pinを立ち上げてからのLRCKクロックの“↑”の回数です。値はマスタモードでの値です。
スレーブモードでは1LRCKクロック(1/fs)長くなります。
MS1494-J-02
- 12 -
2013/05