AK2308LV Datasheet, PDF (14/36 Pages) Asahi Kasei Microsystems – AK2308LV

ASAHI KASEI
[AK2308LV]
◆LF/SF の判定法
AK2308LVは入力されたFSの”H”期間によりLong FrameかShort Frameかを自動的に判断します。
FS=”H”の期間
フレーム構成
BCLKの2周期以上
LF
BCLKの1周期
SF
◆インタフェースタイミング
PCM データは、フレーム同期信号 FS に同期して、1 フレーム区間(125μs)毎に 8 ビットのデータが DX,DR
端子より入出力されます。1 フレーム区間には最大 32 個のタイムスロット(BCLK=2.048MHz 時)があります
が、（タイムスロット数＝BCLK/64kHz）AK2308LV の使用するタイムスロットは同期信号 FS から決めら
れた固定位置で入出力されます。詳しくは後述のタイミング図を参照下さい。
◆フレーム同期信号（Frame Sync：FS）
8kHz の基準入力信号です。1 フレーム(125μs 毎)に 8 ビットの PCM データが入出力されます。BCLK と同
期していることが必要です。FS は PLL の入力となり、これをもとに内部の動作クロックが生成されます。
◆BCLK
PCM データレートを定めます。64kHz～2.048MHz の範囲の 64kHz×N(N=1～32)のレートに対応できま
す。
LongFrame
FS
BCLK
DX
1 2 3 4 5 6 78
DR
Don’t
care
1
2
3
4
5
6
7
8
Hi-Z
Don’t care
ShortFrame
FS
BCLK
DX
DR
Don’t
care
1 2 3 4 5 6 78
12345678
Hi-Z
Don’t care
！注意事項 ＜重要＞
FS と BCLK の供給を停止しないで下さい。
FS と BCLK のどちらかを停止すると AK2308LV の PLL は自走周波数で動作し、正確な 8kHz 周期の動作
をすることが出来ません。
<AK2308LV>
14
MS0227―J―01