W9864G6JH_13 Datasheet, PDF (41/43 Pages) Winbond – 1M x 4 BANKS x 16 BITS SDRAM

W9864G6JH
11.22 CKE/DQM Input Timing (Read Cycle)
CLK cycle No.
1
2
3
4
External
CLK
Internal
CKE
DQM
DQ
Q1
Q2
Q3
Q4
(1)
5
6
7
Open
Q6
Open
CLK cycle No. ¹
2
External
CLK
Internal
CKE
DQM
DQ
Q1
Q2
CLK cycle No.
1
2
External
CLK
Internal
CKE
DQM
DQ
Q1
Q2
3
4
5
6
7
Q3
Q4
(2)
3
4
5
Q6
Open
6
7
Q3
Q4
Q5
Q6
(3)
- 41 -
Publication Release Date: Jun. 25, 2013
Revision A04