W9816G6JH Datasheet, PDF (38/42 Pages) Winbond – 512K X 2 BANKS X 16 BITS SDRAM

W9816G6JH
11.19 Timing Chart of Burst Stop Cycle (Burst Stop Command)
0
1
2
3
4
5
6
7
8
9
(1 ) R e ad c y cle
( a ) C A S la te n c y = 2
C o m m an d
R ead
BST
DQ
( b ) C A S la te n c y = 3
C o m m an d
R ead
DQ
Q0
Q1
Q2
Q3
Q4
BST
Q0
Q1
Q2
Q3
Q4
(2 ) W rite c y cle
C om m an d W rite
DQ
Q0
Q1
Q2
Q3
BST
Q4
10
11
N o te : B S T re p re s e n ts th e B u rs t s to p c o m m a n d
11.20 Timing Chart of Burst Stop Cycle (Precharge Command)
0
1
2
3
4
5
6
7
8
(1 ) R e a d c y c le
(a ) C A S la te n c y = 2
Com m and
DQ
(b ) C A S la te n c y = 3
Com m and
DQ
Read
Read
Q0
Q1
Q0
Q2
Q1
PRCG
Q3
Q4
PRCG
Q2
Q3
Q4
9
10
11
(2 ) W rite c y c le
Com m and
DQM
DQ
W rite
Q0
Q1
Q2
Q3
tW R
PRCG
Q4
- 38 -
Publication Release Date: Jun. 24, 2014
Revision: A01