W9816G6JH Datasheet, PDF (37/42 Pages) Winbond – 512K X 2 BANKS X 16 BITS SDRAM

W9816G6JH
11.17 Timing Chart of Read to Write Cycle
In th e c a s e o f B u rs t L e n g th = 4
0
1
2
3
4
5
6
7
8
9
10
11
(1) C AS Latenc y=2
( a ) C o m m an d
R e a d W rite
DQM
DQ
D0
D1
D2
D3
( b ) C o m m an d
DQM
DQ
R ead
W rite
D0
D1
D2
D3
(2) C AS Latenc y=3
( a ) C o m m an d
DQM
DQ
( b ) C o m m an d
DQM
DQ
R e a d W rite
D0
D1
D2
D3
R ead
W rite
D0
D1
D2
D3
N o te : Th e O u tp u t d a ta m u st b e m a s ke d b y D Q M to a vo id I/O c o n flict
11.18 Timing Chart of Write to Read Cycle
In th e c a s e o f B u rs t L e n g th = 4
0
1
2
3
(1 ) C A S L a te n cy=2
( a ) C o m m an d
DQM
W rite R e a d
DQ
D0
4
5
6
7
8
Q0
Q1
Q2
Q3
9
10
11
( b ) C o m m an d
DQM
DQ
(2 ) C A S L a te n cy=3
( a ) C o m m an d
DQM
W rite
R ead
D0 D1
W rite R e a d
Q0
Q1
Q2
Q3
DQ
( b ) C o m m an d
DQM
DQ
D0
W rite
R ead
D0 D1
Q0
Q1
Q2
Q3
Q0
Q1
Q2
Q3
- 37 -
Publication Release Date: Jun. 24, 2014
Revision: A01