ADS5263_13 Datasheet, PDF (69/82 Pages) Texas Instruments – Quad Channel 16-Bit, 100-MSPS High-SNR ADC

www.ti.com
ADS5263
SLAS760C – MAY 2011 – REVISED JANUARY 2013
INPUT CLOCK
CLKP/M
Freq = Fs
FRAME CLOCK
ADCLKP/M
Freq = 0.5 X Fs
BIT CLOCK (DDR)
LCLKP/M
Freq = 4X Fs
OUTPUT DATA
OUT2, 4, 6, 8 ^D0
D1
D2
D3
D4
D5
D6
D7
D0
D1
D2
D3
D4
D5
D6
D7
(P/M) ^{(D15) (D14) (D13) (D12) (D11)}
(D10)
(D9)
(D8)
(D15) (D14) (D13) (D12) (D11) (D10)
(D9)
(D8)
OUT1, 3, 5, 7
D8
D9
D10
D11
D12
D13
D14
D15
(P/M) (D7)
(D6)
(D5)
(D4)
(D3)
(D2)
(D1)
(D0)
D8
D9
D10
D11
D12
D13
D14
D15
(D7)
(D6)
(D5)
(D4)
(D3)
(D2)
(D1)
(D0)
Data rate = 8X Fs
OUTPUT DATA
OUT2, 4, 6, 8 ^D1
D3
D5
D7
D9
D11
D13
D15
D1
D3
D5
D7
D9
D11
D13
D15
(P/M) ^{(D14) (D12) (D10)}
(D8)
(D6)
(D4)
(D2)
(D0)
(D14) (D12) (D10)
(D8)
(D6)
(D4)
(D2)
(D0)
OUT1, 3, 5, 7
D0
D2
D4
D6
D8
D10
D12
D14
D0
D2
D4
D6
D8
D10
D12
D14
(P/M)
(D15) (D13) (D11)
(D9)
(D7)
(D5)
(D3)
(D1)
(D15) (D13) (D11)
(D9)
(D7)
(D5)
(D3)
(D1)
D0
(D15)
Data bit in LSB First mode
Data bit in MSB First mode
White cells – Sample N
Grey cells – Sample N+1
Figure 70. LVDS Output Interface, 2-Wire, 8× Serialization, Bytewise and Bitwise Modes
INPUT CLOCK
CLKP/M
Freq = Fs
FRAME CLOCK
ADCLKP/M
Freq = 0.5 X Fs
BIT CLOCK (DDR)
LCLKP/M
Freq = 4X Fs
OUTPUT DATA
D0
D1
D2
D3
D4
D5
D6
OUT2, 4, 6, 8
(D15)
(D14)
(D13)
(D12)
(D11)
(D10)
(D9)
(P/M)
OUT1, 3, 5, 7
D0
D1
D2
D3
D4
D5
D6
(P/M) (D15) (D14) (D13) (D12) (D11) (D10)
(D9)
D7
(D8)
D7
(D8)
D8
(D7)
D8
(D7)
D9
(D6)
D9
(D6)
D10
(D5)
D10
(D5)
D11
(D4)
D11
(D4)
D12
(D3)
D12
(D3)
D13
(D2)
D13
(D2)
D14
(D1)
D14
(D1)
D15
(D0)
D15
(D0)
D0
(D15)
Data bit in LSB First mode
Data bit in MSB First mode
White cells – Sample N
Grey cells – Sample N+1
Figure 71. LVDS Output Interface, 2-Wire, 8× Serialization, Wordwise Mode
Copyright © 2011–2013, Texas Instruments Incorporated
Product Folder Links :ADS5263
Submit Documentation Feedback
69