THC63LVD824 Datasheet, PDF (7/15 Pages) THine Electronics, Inc. – Single(135MHz)/Dual(170MHz) Link LVDS Receiver for XGA/SXGA/SXGA+/UXGA

THC63LVD824 _Rev2.0
Switching Characteristics
Symbol
t_RCP
Parameter
Dual-in / Dual-out
CLKOUT Period
Single-in / Dual-out
t_RCH CLKOUT High Time
t_RCL CKLOUT Low Time
t_RS TTL Data Setup to CLKOUT
t_RH TTL Data Hold from CKLOUT
t_TLH TTL Low to High Transition Time
t_THL TTL High to Low Transition Time
t_RIP1 Input Data Position0 (t_RCIP = 7.4ns)
t_RIP0 Input Data Position1 (t_RCIP = 7.4ns)
t_RIP6 Input Data Position2 (t_RCIP = 7.4ns)
t_RIP5 Input Data Position3 (t_RCIP = 7.4ns)
t_RIP4 Input Data Position4 (t_RCIP = 7.4ns)
t_RIP3 Input Data Position5 (t_RCIP = 7.4ns)
t_RIP2
t_RPLL
t_RCIP
t_CK12
Input Data Position6 (t_RCIP = 7.4ns)
Phase Lock Loop Set
CLKIN Period
Skew Time between RCLK1 and
RCLK2
V_CC = 3.0V ~ 3.6V, Ta = -10 °C ~ +70 °C
Min.
Typ.
Max.
Units
11.76
14.8
t_RCIP
2t_RCIP
40.0 ns
80.0 ns
-t--^R--2-^C---^P-
ns
0.3t_RCP
0.3t_RCP
t---_R--2-C---P-
3.0
3.0
ns
ns
ns
5.0 ns
5.0 ns
-0.25
0.0
+0.25 ns
-t-^R----7^C---^I--^P- – 0.25
t--_{R----7C---I--P-}
-t-^R----7^C---^I--^P- + 0.25
ns
2-t-^R----7^C---^I--^P- – 0.25
2 ^t--R----7^C---^I--^P-
2-t-^R----7^C---^I--^P- + 0.25
ns
3-t-^R----7^C---^I--^P- – 0.25
3 ^t--R----7^C---^I--^P-
3-t-^R----7^C---^I--^P- + 0.25
ns
4-t-^R----7^C---^I--^P- – 0.25
4 ^t--R----7^C---^I--^P-
4-t-^R----7^C---^I--^P- + 0.25
ns
5-t-^R----7^C---^I--^P- – 0.25
5 ^t--R----7^C---^I--^P-
5-t-^R----7^C---^I--^P- + 0.25
ns
6-t-^R----7^C---^I--^P- – 0.25
6 ^t--R----7^C---^I--^P-
6-t-^R----7^C---^I--^P- + 0.25
ns
10.0 ms
7.4
40.0 ns
±0.3t_RCIP
ns
AC Timing Diagrams
TTL Outputs
TTL Output
8pF
TTL Output Load
80%
20%
t_TLH
80%
20%
t_THL
Copyright 2000-2003 THine Electronics, Inc. All rights reserved
7
THine Electronics, Inc.