ADC1010S Datasheet, PDF (36/36 Pages) NXP Semiconductors – Single 10-bit ADC; 65 Msps, 80 Msps, 105 Msps or 125 Msps; CMOS or LVDS DDR digital outputs

NXP Semiconductors
ADC1010S series
ADC1010S series; CMOS or LVDS DDR digital outputs
16. Contents
1
2
3
4
5
6
6.1
6.2
7
8
9
10
10.1
10.2
10.3
11
11.1
11.1.1
11.1.2
11.1.3
11.1.4
11.2
11.2.1
11.2.2
11.2.3
11.3
11.3.1
11.3.2
11.3.3
11.3.4
11.4
11.4.1
11.4.2
11.4.3
11.4.4
11.5
11.5.1
11.5.2
11.5.3
11.5.4
11.5.5
11.5.6
11.5.7
11.6
11.6.1
11.6.2
General description . . . . . . . . . . . . . . . . . . . . . . 1
Features and benefits . . . . . . . . . . . . . . . . . . . . 1
Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Ordering information . . . . . . . . . . . . . . . . . . . . . 2
Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 2
Pinning information . . . . . . . . . . . . . . . . . . . . . . 3
Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 3
Limiting values. . . . . . . . . . . . . . . . . . . . . . . . . . 5
Thermal characteristics . . . . . . . . . . . . . . . . . . 5
Static characteristics. . . . . . . . . . . . . . . . . . . . . 6
Dynamic characteristics . . . . . . . . . . . . . . . . . . 8
Dynamic characteristics . . . . . . . . . . . . . . . . . . 8
Clock and digital output timing . . . . . . . . . . . . 10
SPI timings . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Application information. . . . . . . . . . . . . . . . . . 12
Device control . . . . . . . . . . . . . . . . . . . . . . . . . 12
SPI and Pin control modes . . . . . . . . . . . . . . . 12
Operating mode selection. . . . . . . . . . . . . . . . 13
Selecting the output data standard . . . . . . . . . 13
Selecting the output data format. . . . . . . . . . . 13
Analog inputs . . . . . . . . . . . . . . . . . . . . . . . . . 13
Input stage . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
Anti-kickback circuitry . . . . . . . . . . . . . . . . . . . 14
Transformer . . . . . . . . . . . . . . . . . . . . . . . . . . 15
System reference and power management . . 16
Internal/external references . . . . . . . . . . . . . . 16
Reference gain control . . . . . . . . . . . . . . . . . . 17
Common-mode output voltage (V_O(cm)) . . . . . 18
Biasing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Clock input . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Drive modes . . . . . . . . . . . . . . . . . . . . . . . . . 18
Equivalent input circuit . . . . . . . . . . . . . . . . . . 19
Duty cycle stabilizer . . . . . . . . . . . . . . . . . . . . 20
Clock input divider . . . . . . . . . . . . . . . . . . . . . 20
Digital outputs . . . . . . . . . . . . . . . . . . . . . . . . . 20
Digital output buffers: CMOS mode . . . . . . . . 20
Digital output buffers: LVDS DDR mode . . . . . 21
Data valid (DAV) output clock . . . . . . . . . . . . . 22
Out-of-Range (OTR) . . . . . . . . . . . . . . . . . . . . 22
Digital offset . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Test patterns . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Output codes versus input voltage . . . . . . . . . 23
Serial peripheral interface. . . . . . . . . . . . . . . . 23
Register description . . . . . . . . . . . . . . . . . . . . 23
Default modes at start-up . . . . . . . . . . . . . . . . 24
11.6.3
12
13
14
14.1
14.2
14.3
14.4
15
16
Register allocation map . . . . . . . . . . . . . . . . . 26
Package outline. . . . . . . . . . . . . . . . . . . . . . . . 32
Revision history . . . . . . . . . . . . . . . . . . . . . . . 33
Legal information . . . . . . . . . . . . . . . . . . . . . . 34
Data sheet status . . . . . . . . . . . . . . . . . . . . . . 34
Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
Disclaimers . . . . . . . . . . . . . . . . . . . . . . . . . . 34
Trademarks . . . . . . . . . . . . . . . . . . . . . . . . . . 35
Contact information . . . . . . . . . . . . . . . . . . . . 35
Contents. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Please be aware that important notices concerning this document and the product(s)
described herein, have been included in section ‘Legal information’.
© NXP B.V. 2010.
All rights reserved.
For more information, please visit: http://www.nxp.com
For sales office addresses, please send an email to: [e-mail]
Date of release: 9 April 2010
Document identifier: ADC1010S_SER_1