IS61NLP25672 Datasheet, PDF (4/35 Pages) Integrated Silicon Solution, Inc – 256K x 72, 512K x 36 and 1M x 18 18Mb, PIPELINE (NO WAIT) STATE BUS SRAM

IS61NLP25672/IS61NVP25672
IS61NLP51236/IS61NVP51236
IS61NLP102418/IS61NVP102418
ISSI ^®
PIN CONFIGURATION — 256K X 72, 209-Ball PBGA (TOP VIEW)
1
2
3
4
5
6
7
8
A DQg DQg
A
CE2
A
ADV
A
CE2
B DQg DQg BWc BWg NC WE
A BWb
C DQg DQg BWh BWd NC
CE
NC BWe
D DQg DQg VSS
NC
NC
OE
NC
NC
E DQPg DQPc VDDQ VDDQ VDD
VDD
VDD
VDDQ
F DQc DQc VSS VSS VSS NC VSS VSS
G DQc DQc VDDQ VDDQ VDD
NC
VDD
VDDQ
H DQc DQc VSS VSS VSS NC VSS VSS
J DQc DQc VDDQ VDDQ VDD
NC
VDD
VDDQ
K NC
NC CLK NC
VSS CKE VSS
NC
L DQh DQh VDDQ VDDQ VDD
NC
VDD
VDDQ
M DQh DQh VSS VSS VSS NC VSS VSS
N DQh DQh VDDQ VDDQ VDD
NC
VDD
VDDQ
P DQh DQh VSS VSS VSS
ZZ
VSS VSS
R DQPd DQPh VDDQ VDDQ VDD
VDD
VDD
VDDQ
T DQd DQd VSS NC NC MODE NC NC
U DQd DQd NC
A
NC
A
NC
A
V DQd DQd A
A
A
A1
A
A
W DQd DQd TMS TDI
A
A0
A TDO
11 x 19 Ball BGA—14 x 22 mm² Body—1 mm Ball Pitch
9
A
BWf
BWa
VSS
VDDQ
VSS
VDDQ
VSS
VDDQ
NC
VDDQ
VSS
VDDQ
VSS
VDDQ
VSS
NC
A
TCK
10
DQb
DQb
DQb
DQb
DQPf
DQf
DQf
DQf
DQf
NC
DQa
DQa
DQa
DQa
DQPa
DQe
DQe
DQe
DQe
11
DQb
DQb
DQb
DQb
DQPb
DQf
DQf
DQf
DQf
NC
DQa
DQa
DQa
DQa
DQPe
DQe
DQe
DQe
DQe
PIN DESCRIPTIONS
Symbol
Pin Name
A
Synchronous Address Inputs
A0, A1
Synchronous Address Inputs. These
pins must tied to the two LSBs of the
address bus.
ADV
Synchronous Burst Address Advance
BWa-BWh
Synchronous Byte Write Enable
CE, CE2, CE2 Synchronous Chip Enable
CLK
CKE
Synchronous Clock
Clock Enable
DQx
Synchronous Data Input/Output
DQPx
Parity Data I/O
VSS
MODE
OE
TCK, TDI
TDO, TMS
VDD
VDDQ
WE
ZZ
Ground
Burst Sequence Selection
Output Enable
JTAG Pins
3.3V/2.5V Power Supply
Isolated Output Buffer Supply:
3.3V/2.5V
Write Enable
Snooze Enable
4
Integrated Silicon Solution, Inc. — www.issi.com — 1-800-379-4774
Rev. G
07/10/06