IS61NLP204836B Datasheet, PDF (4/39 Pages) Integrated Silicon Solution, Inc – 100 percent bus utilization

 
IS61NLP204836B/IS61NVP/NVVP204836B
IS61NLP409618B/IS61NVP/NVVP409618B 
Pin Configuration —­ 2M x 36, 165-Ball PBGA (Top View)
1
2
3
4
5
6
7
8
A
NC
A
CE
BWc BWb CE2 CKE ADV
B
NC
A
CE2 BWd BWa CLK
WE
OE
C
DQPc NC VDDQ VSS VSS VSS VSS VSS
D
DQc DQc VDDQ VDD VSS VSS VSS VDD
E
DQc DQc VDDQ VDD VSS VSS VSS VDD
F
DQc DQc VDDQ VDD VSS VSS VSS VDD
G
DQc DQc VDDQ VDD VSS VSS VSS VDD
H
NC
NC
NC VDD VSS VSS VSS VDD
J
DQd DQd VDDQ VDD VSS VSS VSS VDD
K
DQd DQd VDDQ VDD VSS VSS VSS VDD
L
DQd DQd VDDQ VDD VSS VSS VSS VDD
M
DQd DQd VDDQ VDD VSS VSS VSS VDD
N
DQPd NC VDDQ VSS
NC
NC
NC
VSS
P
NC
A
A
A
TDI
A1* TDO
A
R MODE A
A
A
TMS A0* TCK
A
9
A
A
VDDQ
VDDQ
VDDQ
VDDQ
VDDQ
NC
VDDQ
VDDQ
VDDQ
VDDQ
VDDQ
A
A
10
A
A
NC
DQb
DQb
DQb
DQb
NC
DQa
DQa
DQa
DQa
NC
A
A
11
NC
NC
DQPb
DQb
DQb
DQb
DQb
ZZ
DQa
DQa
DQa
DQa
DQPa
NC
A
Note: A0 and A1 are the two least significant bits (LSB) of the address field and set the internal burst counter if burst is desired.
PIN DESCRIPTIONS
Symbol
Pin Name
A
Synchronous Address Inputs
A0, A1
Synchronous Burst Address Inputs
ADV
Synchronous Burst Address Advance/
Load
WE
Synchronous Read/Write Control Input
CLK
Synchronous Clock
CKE
Synchronous Clock Enable
CE, CE2, CE2 Synchronous Chip Enable
BWa-BWd
Synchronous Byte Write Inputs
OE
Asynchronous Output Enable
ZZ
Asynchronous Power Sleep
Mode
MODE
TCK, TDI
TDO, TMS
VDD
NC
DQa-DQd
DQPa-DQPd
VDDQ
Vss
Burst Sequence Selection
JTAG Pins
Power Supply
No Connect
Synchronous Data Inputs/Outputs
Synchronous Parity Data
Inputs/Outputs
I/O Power Supply
Ground
4
Integrated Silicon Solution, Inc. — www.issi.com
Rev. A
8/4/2014