IS61NLF102436A Datasheet, PDF (4/23 Pages) Integrated Silicon Solution, Inc – STATE BUS SRAM

IS61NLF102436A/IS61NVF102436A
IS61NLF204818A/IS61NVF204818A 
Pin Configuration ­— 1M x 36, 165-Ball PBGA (Top View)
1
A NC
B NC
2
3
4
5
6
7
8
A
CE
BWc
BWb
CE2
CKE
ADV
A
CE2
BWd
BWa
CLK
WE
OE
C DQPc NC
Vddq
VSS
VSS
VSS
VSS
VSS
D DQc
DQc
Vddq
Vdd
VSS
VSS
VSS
Vdd
E DQc
DQc
Vddq
Vdd
VSS
VSS
VSS
Vdd
F DQc
DQc
Vddq
Vdd
VSS
VSS
VSS
Vdd
G DQc
DQc
Vddq
Vdd
VSS
VSS
VSS
Vdd
H NC
VDD
NC
Vdd
VSS
VSS
VSS
Vdd
J DQd
DQd
Vddq
Vdd
VSS
VSS
VSS
Vdd
K DQd
DQd
Vddq
Vdd
VSS
VSS
VSS
Vdd
L DQd
DQd
Vddq
Vdd
VSS
VSS
VSS
Vdd
M DQd
DQd
Vddq
Vdd
VSS
VSS
VSS
Vdd
N DQPd NC
Vddq
VSS
NC
NC
NC
VSS
P NC
NC
A
A
TDI
A1*
TDO
A
R MODE
A
A
A
TMS
A0*
TCK
A
9
A
A
Vddq
Vddq
Vddq
Vddq
Vddq
NC
Vddq
Vddq
Vddq
Vddq
Vddq
A
A
10
11
A
NC
A
NC
NC DQPb
DQb DQb
DQb DQb
DQb DQb
DQb DQb
NC
ZZ
DQa DQa
DQa DQa
DQa DQa
DQa DQa
NC DQPa
A
NC
A
A
Note: A0 and A1 are the two least significant bits (LSB) of the address field and set the internal burst counter if burst is desired.
PIN DESCRIPTIONS
Symbol
Pin Name
A
Address Inputs
A0, A1
Synchronous Burst Address Inputs
ADV
Synchronous Burst Address Advance/
Load
WE
Synchronous Read/Write Control
Input
CLK
Synchronous Clock
CKE
Clock Enable
CE
Synchronous Chip Select
CE2
Synchronous Chip Select
CE2
Synchronous Chip Select
BWx (x=a-d) Synchronous Byte Write Inputs
Symbol
OE
ZZ
MODE
TCK, TDI
TDO, TMS
VDD
NC
DQx
DQPx
VDDQ
Vss
Pin Name
Output Enable
Power Sleep Mode
Burst Sequence Selection
JTAG Pins
3.3V/2.5V Power Supply
No Connect
Data Inputs/Outputs
Parity Data I/O
Isolated output Power Supply
3.3V/2.5V
Ground
4
Integrated Silicon Solution, Inc. — www.issi.com — 1-800-379-4774
Rev.  B
06/09/08