HYS72D32300GBR-5-B Datasheet, PDF (23/48 Pages) Infineon Technologies AG – 184 - Pin Registered Double Data Rate SDRAM Modules

HYS72D[32/64/128]3[00/20]GBR
Registered Double Data Rate SDRAM Modules
Electrical Characteristics
3.2
AC Characteristics
Table 12 AC Timing - Absolute Specifications –5/–6/–7
Parameter
Symbol
–5
–6
DDR400B
DDR333
Min. Max. Min. Max.
DQ output access time from t_AC
CK/CK
–0.7 +0.7 –0.7 +0.7
DQS output access time from t_DQSCK –0.6 +0.6
CK/CK
–0.6 +0.6
CK high-level width
CK low-level width
Clock Half Period
Clock cycle time
t_CH
0.45 0.55 0.45 0.55
t_CL
0.45 0.55 0.45 0.55
t_HP
min. (t_CL, t_CH) min. (t_CL, t_CH)
t_CK
5
8
——
6
12
6
12
7.5 12
7.5 12
DQ and DM input hold time t_DH
DQ and DM input setup time t_DS
Control and Addr. input pulse t_IPW
width (each input)
0.4 —
0.4 —
2.2 —
0.45 —
0.45 —
2.2 —
DQ and DM input pulse width t_DIPW
(each input)
1.75 —
1.75 —
Data-out high-impedance time t_HZ
from CK/CK
—
+0.7 —
+0.7
Data-out low-impedance time
from CK/CK
Write command to 1^st DQS
latching transition
t_LZ
t_DQSS
–0.7 +0.7
0.72 1.25
–0.7 +0.7
0.75 1.25
DQS-DQ skew (DQS and
associated DQ signals)
t_DQSQ
—
+0.4 —
+0.4
Data hold skew factor
DQ/DQS output hold time
DQS input low (high) pulse
width (write cycle)
t_QHS
t_QH
t_DQSL,H
—
t_HP –
t_QHS
0.35
+0.5
—
—
—
t_HP –
t_QHS
0.35
+0.55
—
—
DQS falling edge to CK setup t_DSS
time (write cycle)
0.2 —
0.2 —
DQS falling edge hold time t_DSH
from CK (write cycle)
0.2 —
0.2 —
Mode register set command t_MRD
2
—
2
—
cycle time
Write preamble setup time
Write postamble
Write preamble
t_WPRES 0
—
t_WPST 0.4
0.6
t_WPRE 0.25 —
0
—
0.4 0.6
0.25 —
–7
DDR266A
Min. Max.
–0.75 +0.75
Unit Note/ Test
Condition ¹⁾
ns ^2)3)4)5)
–0.75 +0.75 ns ^2)3)4)5)
0.45 0.55 t_CK
0.45 0.55 t_CK
min. (t_CL, t_CH) ns
—
—
ns
7.5 12 ns
7.5 12 ns
0.5 —
ns
0.5 —
ns
2.2 —
ns
2)3)4)5)
2)3)4)5)
2)3)4)5)
CL = 3.0 ^2)3)4)5)
CL = 2.5 ^2)3)4)5)
CL = 2.0 ^2)3)4)5)
2)3)4)5)
2)3)4)5)
2)3)4)5)6)
1.75 —
ns ^2)3)4)5)6)
—
+0.75 ns ^2)3)4)5)7)
–0.75 +0.75 ns ^2)3)4)5)7)
0.75 1.25
t ^2)3)4)5)
CK
—
+0.5 ns TFBGA ^2)3)4)5)
t_HP –
t_QHS
0.35
+0.75 ns
—
ns
—
t_CK
TFBGA ^2)3)4)5)
2)3)4)5)
2)3)4)5)
0.2 —
t ^2)3)4)5)
CK
0.2 —
t ^2)3)4)5)
CK
2
—
t ^2)3)4)5)
CK
0
—
0.4 0.6
0.25 —
ns ^2)3)4)5)8)
t ^2)3)4)5)9)
CK
t ^2)3)4)5)
CK
Data Sheet
23
Rev. 1.1, 2004-04
10102003-01E2-HPA8