HYMP512R728 Datasheet, PDF (9/24 Pages) Hynix Semiconductor – 240pin Registered DDR2 SDRAM DIMMs based on 512 Mb 1st ver.

1240pin Registered DDR2 SDRAM DIMMs
FUNCTIONAL BLOCK DIAGRAM
2GB(256Mbx72) : HYMP125R72M4
VSS
/ RS0
/ RS1
/ RS0
/ RS1
D QS0
/ D QS0
D Q0
DQ1
DQ2
D Q3
D QS1
/ D QS1
D Q8
D Q9
DQ10
DQ11
D QS2
/ D QS2
DQ16
DQ17
DQ18
DQ19
D QS3
/ D QS3
DQ24
DQ25
DQ26
DQ27
DM /CS DQS / DQS DM /CS DQS / DQS
I/O0
I/O1
D0,D 18( DDP)
I/O2
I/O3
DM /CS DQS / DQS DM /CS DQS
I/O0
I/O1
D1,D 19( DDP)
I/O2
I/O3
D QS9
/ D QS9
D Q4
DQ5
DQ6
D Q7
D Q S1 0
/ D QS10
DQ12
DQ13
DQ14
DQ15
DM /CS DQS / DQS DM /CS DQS / DQS
I/O0
I/O1
D2,D 20( DDP)
I/O2
I/O3
DM /CS DQS / DQS DM /CS DQS
I/O0
I/O1
D3,D 21( DDP)
I/O2
I/O3
D Q S1 1
/ D QS11
DQ20
DQ21
DQ22
DQ23
D Q S1 2
/ D QS12
DQ28
DQ29
DQ30
DQ31
SCL
DM /CS DQS / DQS DM /CS DQS / DQS
I/O0
I/O1
D9,D 27( DDP)
I/O2
I/O3
Serial PD
SCL
U0
W
P
A0
A1
SDA
A2
SA0 SA1 SA2
SDA
DM /CS DQS / DQS DM /CS DQS
I/O0
I/O1
D 10,D 28( DDP)
I/O2
I/O3
DM /CS DQS / DQS DM /CS DQS / DQS
I/O0
I/O1
D 11,D 29( DDP)
I/O2
I/O3
VDD SPD
VDD/VDDQ
VREF
VSS
Serial
PD
DO to D35
DO to D35
DO to D35
DM /CS DQS / DQS DM /CS DQS
I/O0
I/O1
D 12,D 30( DDP)
I/O2
I/O3
D QS8
/ D QS8
C B0
C B1
C B2
C B3
/ RS0
/ RS1
/ RS0
/ RS1
D QS4
/ D QS4
DQ32
DQ33
DQ34
DQ35
D QS5
/ D QS5
DQ40
DQ41
DQ42
DQ43
D QS6
/ D QS6
DQ48
DQ49
DQ50
DQ51
D QS7
/ D QS7
DQ56
DQ57
DQ58
DQ59
DM /CS DQS / DQS DM /CS DQS
I/O0
I/O1
D8,D 26( DDP)
I/O2
I/O3
D Q S1 7
/ D QS17
CB4
C B5
C B6
CB7
DM /CS DQS / DQS DM /CS DQS / DQS
I/O0
I/O1
D4,D2( DDP)
I/O2
I/O3
DM /CS DQS / DQS DM /CS DQS
I/O0
I/O1
D5,D 23( DDP)
I/O2
I/O3
D Q S1 3
/ D QS13
DQ36
DQ37
DQ38
DQ39
D Q S1 4
/ D QS14
DQ44
DQ45
DQ46
DQ47
DM /CS DQS / DQS DM /CS DQS / DQS
I/O0
I/O1
D6,D 24( DDP)
I/O2
I/O3
DM /CS DQS / DQS DM /CS DQS
I/O0
I/O1
D7,D 25( DDP)
I/O2
I/O3
D Q S1 5
/ D QS15
DQ52
DQ53
DQ54
DQ55
D QS9
/ D QS9
DQ60
DQ61
DQ62
DQ63
DM /CS DQS / DQS DM /CS DQS
I/O0
I/O1
D 17,D 35( DDP)
I/O2
I/O3
DM /CS DQS / DQS DM /CS DQS / DQS
I/O0
I/O1
D 13,D 31( DDP)
I/O2
I/O3
DM /CS DQS / DQS DM /CS DQS
I/O0
I/O1
D 14,D 32( DDP)
I/O2
I/O3
DM /CS DQS / DQS DM /CS DQS / DQS
I/O0
I/O1
D 15,D 33( DDP)
I/O2
I/O3
DM /CS DQS / DQS DM /CS DQS
I/O0
I/O1
D9,D 34( DDP)
I/O2
I/O3
/S0*
/S1*
BA0 ? BA1
A0?A13
/RAS
/CAS
/W E
CKE0
CKE1
ODT0
ODT1
/RESET**
PCK7**
1:2
R
E
G
I
S
T
E
R
/ RST
/RS0 to /CS : SDRAMs D0 ? D17
/RS1 to /CS : SDRAMs D18 ? D35
CK0
P
PCK0 to PCK6, PCK8,PCK9 = > CK : SDRAMx D0-D35
/RBA0 ? RBA1 = > BA0 -BA1 : SDRAMs D0-D35
L
/RA0 ? RA12 = > A0 -A12 : SDRAMs D0-D35
/C K 0
L
/PCK0 to /PCK6, /PCK8,/PCK9 = > /CK : SDRAMx D0-D35
/RRAS = > /RAS: SDRAMs D0-D35
/RCAS = > /CAS: SDRAMs D0-D35
PCK7 = > CK: Register
/RWE = > /W E: SDRAMs D0-D35
RCKE0 = > CKE0: SDRAMs D0-D17
/R E S E T
OE
/PCK7 = > /CK: Register
RCKE1 = > CKE1: SDRAMs D18-D35
RODT0 = > ODT0: SDRAMs D 0-D17
RODT1 = > ODT1: SDRAMs D 18-D35
/PCK7**
N o te s:
1. Register values are 22 Ohms +/- 5% .
2. /RS0 and /RS1 alternate between the back and front sides of the DIMM
* /S0 connects to D/CS0 and /S1 connects to D/CS1 on both Registers.
** /RESET,PCK7 and /PCK7 connect to both Registers. Other signals connect to two Registers.
Rev. 1.0 / Apr. 2005
9