HMP31GP7AFR4C-Y5 Datasheet, PDF(6/18 Page) Hynix Semiconductor – 240pin Registered DDR2 SDRAM DIMMs based on 2Gb version A

English

English German Russian Spanish Italian Polish Chinese Japanese Korean French Portuguese	Language :

HMP31GP7AFR4C-Y5 Datasheet, PDF (6/18 Pages) Hynix Semiconductor – 240pin Registered DDR2 SDRAM DIMMs based on 2Gb version A

◁

1240pin Registered DDR2 SDRAM DIMMs

FUNCTIONAL BLOCK DIAGRAM

8GB(1Gbx72): HMP31GP7AFR4C

VSS

RS0

RS1

DQS0

DQS0

DQ0

DQ1

DQ2

DQ3

DQS1

DQS1

DQ8

DQ9

DQ10

DQ11

DQS2

DQS2

DQ16

DQ17

DQ18

DQ19

DQS3

DQS3

DQ24

DQ25

DQ26

DQ27

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D0

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D1

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D2

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D3

DM CS DQS DQS

I/O 0

I/O 1 D18

I/O 2

I/O 3

DM CS DQS DQS

I/O 0

I/O 1 D19

I/O 2

I/O 3

DM CS DQS DQS

I/O 0

I/O 1 D20

I/O 2

I/O 3

DM CS DQS DQS

I/O 0

I/O 1 D21

I/O 2

I/O 3

DQS9

DQS9

DQ4

DQ5

DQ6

DQ7

DQS10

DQS10

DQ12

DQ13

DQ14

DQ15

DQS11

DQS11

DQ20

DQ21

DQ22

DQ23

DQS12

DQS12

DQ28

DQ29

DQ30

DQ30

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D9

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D27

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D10

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D28

Serial PD

SCL

SDA

WP A0 A1 A2

SA0 SA1 SA2

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D11

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D29

VDDSPD

VDD/VDDQ

VREF

VSS

SPD

D0âD35

D0âD35

D0âD35

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D12

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D30

DQS8

DQS8

CB0

CB1

CB2

CB3

RS0

RS1

DQS4

DQS4

DQ32

DQ33

DQ34

DQ35

DQS5

DQS5

DQ40

DQ41

DQ42

DQ43

DQS6

DQS6

DQ48

DQ49

DQ50

DQ51

DQS7

DQS7

DQ56

DQ57

DQ58

DQ59

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D8

DM CS DQS DQS

I/O 0

I/O 1 D26

I/O 2

I/O 3

DQS17

DQS17

CB4

CB5

CB6

CB7

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D4

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D5

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D6

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D7

DM CS DQS DQS

I/O 0

I/O 1 D22

I/O 2

I/O 3

DM CS DQS DQS

I/O 0

I/O 1 D23

I/O 2

I/O 3

DM CS DQS DQS

I/O 0

I/O 1 D24

I/O 2

I/O 3

DM CS DQS DQS

I/O 0

I/O 1 D25

I/O 2

I/O 3

DQS13

DQS13

DQ36

DQ37

DQ38

DQ39

DQS14

DQS14

DQ44

DQ45

DQ46

DQ47

DQS15

DQS15

DQ52

DQ53

DQ54

DQ55

DQS16

DQS16

DQ60

DQ61

DQ62

DQ63

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D17

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D13

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D14

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D35

Signals for Address and Command

Parity Function

Par_In

KÊ

Register

PARIN PTYERR

Register

PARIN PTYERR

Ê

Err_Out

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D31

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D32

o ohm resistor on Err_Out is not populated

for non-parity card.

The resistors on Par_In,A13,A14,A15,BA2

and the signal line of Err_Out refer to the

section:

âRegister Options for Unused Address

inputâ

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D15

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D33

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D16

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D34

S0*

RS0 -> CS: SDRAMs D0-D17

S1*

BA0-BA2***

A0-A15***

RAS

CAS

WE

CKE0

CKE1

ODT0

ODT1

1:2

RS1 -> CS: SDRAMs D18-D35

CK0

P

PCK0-PCK6, PCK8, PCK9 -> CK: SDRAMs D0-D35

R

RBA0-RBA2 -> BA0-BA2: SDRAMs D0-D35

CK0

L

PCK0-PCK6, PCK8, PCK9 -> CK: SDRAMs D0-D35

E

RA0-RA15 -> A0-A15: SDRAMs D0-D35

L

PCK7 -> CK: Register

G

RRAS -> RAS: SDRAMs D0-D35

RESET OE

PCK7 -> CK: Register

I

RCAS -> CAS: SDRAMs D0-D35

S

RWE -> WE: SDRAMs D0-D35

Note:

T

RCKE0 -> CKE0-1: SDRAMs D0-D17

1. DQ-to-I/O wiring may be changed within a nibble.

E

RCKE1 -> CKE0-1: SDRAMs D18-D35

2. Unless otherwise noted, resistor values are 22 Ohms Â 5%.

R

RODT0 -> ODT1: SDRAMs D0-D17

3. RS0 and RS1 alternate between the bottom and surface sides of the DIMM.

RODT1 -> ODT1: SDRAMs D18-D35

RESET**

RST

PCK7**

PCK7**

*S0 connects to DCS and S1 command to CRS on a pair of Register, S2 connects to DCS and S0 connect to CRS on another pair of Register.

** RESET, PCK7 and PCK7 connect to all Registers. Other signals connect to one pair of four Registers.

*** A14-15, BA2 have the optional pull down resistors (100K ohms), which is not indicated here.

Rev. 0.1 / Jan. 2009

6

▷