HYMD232G726D8-K Datasheet, PDF (5/30 Pages) Hynix Semiconductor – 184pin Registered DDR SDRAM DIMMs

184pin Registered DDR SDRAM DIMMs
FUNCTIONAL BLOCK DIAGRAM
512MB, 64Mb x 72 ECC Registered DIMM: HYMD264G726D[P]8[M]
/RS1
/RS0
DQS0
DM0
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQS1
DM1
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DM /CS
I/O0
DQS
I/O1
I/O2
I/O3 D0
I/O4
I/O5
I/O6
I/O7
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/CS
D1
DQS
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/CS DQS
D9
DQS4
DM4
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/CS DQS
D10
DQS5
DM5
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/CS
D4
DQS
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/CS DQS
D2D113
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/CS
D5
DQS
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/CS DQS
D14
DQS2
DM2
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/CS
D2
DQS
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/CS DQS
D11
DQS6
DM6
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/CS DQS
D6
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/CS DQS
D15
DQS3
DM3
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/CS
D3
DQS
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/CS DQS
D12
DQS7
DM7
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/CS
D7
DQS
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/CS DQS
D16
DQS8
DM8
CB0
CB1
CB2
CB3
CB4
CB5
CB6
CB7
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/CS
D8
DQS
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/CS DQS
D17
Serial PD
SCL
SDA
WP _{A0 A1 A2}
SA0 SA1 SA2
VDDSPD
VDDQ
Serial PD
DO-17
/S0
/S1
BA0-BA1
A0-A13
/RAS
/CAS
CKE0
CKE1
/WE
/RCSO->/CSO : SDRAMs D0-D8
R
/RCS1->/CS1 : SDRAMs D9-D17
E
RBA0-RBA1-> : BA0->BA1 : SDRAMs D0-D17
G
RA0-RA13-> : A0->A13 : SDRAMs D0-D17
I
/RRAS->/RAS : SDRAMs D0-D17
S
VDD
VREF
VSS
VDDID
DO-D17
DO-D17
DO-D17
Strap:see Note 4
T
/RCAS->/CAS : SDRAMs D0-D17 _{Note :}
E
RCKEO->CKE : SDRAMs D0-D8 _{1. DQ-to-I/O wiring may be changed within a byte.}
R
RCKE1->CKE : SDRAMs D9-D17 _{2. DQ/DQS/DM/CKE/S relationships must be maintained as shown.}
/RWE->WE : SDRAMs D0-D17
3. DQ/DQS resistors should be 22 Ohms.
PCK
/PCK
/RESET
CKO, /CKO------PLL*
* Wire per Clock Loading Table/Wiring Diagram
4. VDDID strap connections (for memory device VDD, VDDQ) :
STRAP OUT (OPEN) : VDD = VDDQ
STRAP IN (VSS) : VDD ≠ VDDQ
5. RCS0 and RCS1 altermate between the back front sides of the DIMM.
6. Address and control resistors should be 22 Ohms.
Rev. 1.1 /May. 2005
5