HYMD512M646BFS8-J Datasheet, PDF(4/19 Page) Hynix Semiconductor

English

English German Russian Spanish Italian Polish Chinese Japanese Korean French Portuguese	Language :

HYMD512M646BFS8-J Datasheet, PDF (4/19 Pages) Hynix Semiconductor – Unbuffered DDR SO-DIMM

◁

FUNCTIONAL BLOCK DIAGRAM

HYMD512M646B(L)FS8-J/M/K/H/L

DQS0

DM0

DQ0

DQ1

DQ2

DQ3

DQ4

DQ5

DQ6

DQ7

/CS1

/CS0

DM /CS

I/O0

I/O1

I/O2

I/O3 D0

I/O4

I/O5

I/O6

I/O7

DQS

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS

DQS

DQS4

DM4

DQ32

DQ33

DQ34

DQ35

DQ36

DQ37

DQ38

DQ39

DQS1

DM1

DQ8

DQ9

DQ10

DQ11

DQ12

DQ13

DQ14

DQ15

DM /CS

I/O0

I/O1

I/O2

I/O3 D1

I/O4

I/O5

I/O6

I/O7

DQS

DM /CS

I/O0

I/O1

I/O2

I/O3 D9

I/O4

I/O5

I/O6

I/O7

DQS

DQS5

DM5

DQ40

DQ41

DQ42

DQ43

DQ44

DQ45

DQ46

DQ47

DQS2

DM2

DQ16

DQ17

DQ18

DQ19

DQ20

DQ21

DQ22

DQ23

DQS3

DM3

DQ24

DQ25

DQ26

DQ27

DQ28

DQ29

DQ30

DQ31

DM /CS

I/O0

I/O1

I/O2

I/O3 D2

I/O4

I/O5

I/O6

I/O7

DQS

DM /CS

I/O0

I/O1

I/O2

I/O3 D3

I/O4

I/O5

I/O6

I/O7

DQS

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS DQS

D10

DQS6

DM6

DQ48

DQ49

DQ50

DQ51

DQ52

DQ53

DQ54

DQ55

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS DQS

D11

DQS7

DM7

DQ56

DQ57

DQ58

DQ59

DQ60

DQ61

DQ62

DQ63

DM /CS

I/O0

I/O1

I/O2

I/O3 D4

I/O4

I/O5

I/O6

I/O7

DQS

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS DQS

DD1212

DM /CS

I/O0

I/O1

I/O2

I/O3 D5

I/O4

I/O5

I/O6

I/O7

DQS

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS

D13

DQS

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS

DQS

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS DQS

D14

DM /CS

I/O0

I/O1

I/O2

I/O3 D7

I/O4

I/O5

I/O6

I/O7

DQS

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS

D15

DQS

VDD SPD

VDD /VDDQ

VREF

VSS

VDDID

BA0-BA1

A0-A12

CKE1

/RAS

/CAS

CKE0

/WE

SPD

DO-D15

Strap:see Note 4

BA0-BA1 : SDRAMs D0-D15

A0-A12 : SDRAMs D0-D15

CKE : SDRAMs D8-D15

/RAS : SDRAMs D0-D15

/CAS : SDRAMs D0-D15

CKE : SDRAMs D0-D7

/WE : SDRAMs D0-D15

SCL

Serial PD

A0 A1 A2

SA0 SA1 SA2

SDA

Note :

1. DQ-to-I/O wiring is shown as recommended but may

be changed.

2. DQ/DQS/DM/CKE/S relationships must be maintained

as shown.

3. DQ, DQS, DM/DQS resistors : 22 Ohms Â± 5%.

4. VDDID strap connections (for memory device VDD, VDDQ) :

STRAP OUT (OPEN) : VDD = VDDQ

STRAP IN (VSS) : VDD â VDDQ

Rev. 0.1 / Jan. 2004

▷