HY5DU573222AFM Datasheet, PDF (4/30 Pages) Hynix Semiconductor – 256M(8Mx32) GDDR SDRAM

HY5DU573222AFM
PIN CONFIGURATION (Top View)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
A
B
DQS0
DM0
VSSQ
DQ3
DQ2
DQ0
DQ31
DQ29
DQ28
VSSQ
DM3
DQS3
C
DQ4
VDDQ
NC
VDDQ
DQ1
VDDQ
VDDQ
DQ30
VDDQ
NC
VDDQ
DQ27
D
DQ6
DQ5
VSSQ
VSSQ
VSSQ
VDD
VDD
VSSQ
VSSQ
VSSQ
DQ26
DQ25
E
DQ7
VDDQ
VDD
VSS
VSSQ
VSS
VSS
VSSQ
VSS
VDD
VDDQ
DQ24
F
DQ17
DQ16
VDDQ
VSSQ
VSS
Termal
VSS
Termal
VSS
Termal
VSS
Termal
VSSQ
VDDQ
DQ15
DQ14
G
DQ19
DQ18
VDDQ
VSSQ
VSS
Termal
VSS
Termal
VSS
Termal
VSS
Termal
VSSQ
VDDQ
DQ13
DQ12
H
DQS2
DM2
NC
VSSQ
VSS
Termal
VSS
Termal
VSS
Termal
VSS
Termal
VSSQ
NC
DM1
DQS1
J
DQ21
DQ20
VDDQ
VSSQ
VSS
Termal
VSS
Termal
VSS
Termal
VSS
Termal
VSSQ
VDDQ
DQ11
DQ10
K
DQ22
DQ23
VDDQ
VSSQ
VSS
VSS
VSS
VSS
VSSQ
VDDQ
DQ9
DQ8
L
/CAS
/W/E
VDD
VSS
A10
VDD
VDD
NC2
VSS
VDD
NC
NC
M
/RAS
NC
/CS1
BA1
A2
A11
A9
A5
NC3
CLK
/CLK
NC
N
/CS0
NC
BA0
A0
A1
A3
A4
A6
A7
A8/AP
CKE
VREF
P
Note :
1. Outer ball, A1~A14, P1~P14, A1~P1, A14~P14 are depopulated.
2. Ball L9(NC2) is reserved for A12.
3. Ball M10(NC3) is reserved for BA2.
ROW and COLUMN ADDRESS TABLE
Items
Organization
Row Address
Column Address
Bank Address
Auto Precharge Flag
Refresh
Chip Selection
8Mx32
1M x 32 x 4banks x 2chip
A0 ~ A11
A0 ~ A7
BA0, BA1
A8
4K
CS0, CS1
Note:
1. 8Mx32 DDR is composed of two 4Mx32 DDR.
2. Multi-chip(8Mx32 DDR) is controlled by CS0 and CS1, individually.
Rev. 0.5 / Aug. 2003
4