AKD7782-A Datasheet, PDF (17/73 Pages) Asahi Kasei Microsystems – AK7782 Evaluation Board Rev.0

[AKD7782-A]
D[7:6]
D[5:3]
D[2:0]
SDIN5
SDIN6/JX1
SDIN7/JX2
Input data source to SDIN5 pin of AK7782
00 : AK4118A-IN
01 : SMUX1-DAT1
10 : SMUX2-DAT1
11 : LOW
Input data source to SDIN6/JX1 pin of AK7782
000 : AK4118A-IN
001 : SMUX1-DAT1
010 : SMUX2-DAT1
011 : LOW
100 : HIGH
Input data source to SDIN7/JX2 pin of AK7782
000 : AK4118A-IN
001 : SMUX1-DAT1
010 : SMUX2-DAT1
011 : LOW
100 : HIGH
Table 7. FPGA Setting Table 1
ADDRESS：01
Bit
D[15:13]
D[12:10]
D[9:8]
D[7:6]
D[5:4]
D[3:2]
Function
TX-DAT
CKM Mode
EXT-XTI
BITCLKI/LRCLKI
SRC1-CLK
SRC2-CLK
Description
Output data source to AK4118A
000 : SDOUT1
001 : SDOUT2
010 : SDOUT3
011 : SDOUT4
100 : SDOUT5
101 : SDOUT6
110 : SDOUT7
111 : SDOUTA
High/Low setup of AK7782’s CKM[2:0] pin
000 : CKM Mode 0 – Master
001 : CKM Mode 1 – Master
010 : CKM Mode 2 – Slave
011 : CKM Mode 3 – Slave
100 : CKM Mode 4 – Slave
101 : CKM Mode 5 – Slave
Input clock source to XTI pin of AK7782
000 : AK4118A-MCLK
001 : SMUX1-MCLK
010 : SMUX2-MCLK
011 : LOW
Input clock source to BITCLKI/LRCLKI pin of AK7782
00 : AK4118A
01 : SMUX1
10 : SMUX2
11 : LOW
Input clock source to SRCBICK/SRCLRCK pin of AK7782
00 : AK4118A
01 : SMUX1
10 : SMUX2
11 : LOW
Input clock source to SRC2BICK/SRC2LRCK pin of AK7782
00 : AK4118A
01 : SMUX1
10 : SMUX2
11 : LOW
<KM106200>
- 17 -
2011/03