W3EG2256M72ASSR-JD3 Datasheet, PDF(3/14 Page) White Electronic Designs Corporation – 4GB - 2x256Mx72 DDR SDRAM REGISTERED ECC, w/PLL

English

English German Russian Spanish Italian Polish Chinese Japanese Korean French Portuguese	Language :

W3EG2256M72ASSR-JD3 Datasheet, PDF (3/14 Pages) White Electronic Designs Corporation – 4GB - 2x256Mx72 DDR SDRAM REGISTERED ECC, w/PLL

◁

White Electronic Designs

W3EG2256M72ASSR-JD3

-AJD3

PRELIMINARY

VSS

RCS1#

RCS0#

DQS0

DQS1

DQ0

DQ1

DQ2

DQ3

DQS2

DQ8

DQ9

DQ10

DQ11

DQS3

DQ16

DQ17

DQ18

DQ19

DQS4

DQ24

DQ25

DQ26

DQ27

DQS5

DQ32

DQ33

DQ34

DQ35

DQS6

DQ40

DQ41

DQ42

DQ43

DQS7

DQ48

DQ49

DQ50

DQ51

DQS8

DQ56

DQ57

DQ58

DQ59

CB0

CB1

CB2

CB3

CK0

CK0#

Note: All resistor values are 22 ohms

unless otherwise speciï¬ed.

FUNCTIONAL BLOCK DIAGRAM

DQS

I/O 3

I/O 2

I/O 1

I/O 0

CS# DM

DQS CS# DM

I/O 3

I/O 2

I/O 1

I/O 0

DQS CS# DM

I/O 3

I/O 2

I/O 1

I/O 0

DQS CS# DM

I/O 3

I/O 2

I/O 1

I/O 0

DQS

I/O 3

I/O 2

I/O 1

I/O 0

CS# DM

DQS

I/O 3

I/O 2

I/O 1

I/O 0

CS# DM

DQS

I/O 3

I/O 2

I/O 1

I/O 0

CS# DM

DQS

I/O 3

I/O 2

I/O 1

I/O 0

CS# DM

DQS

I/O 3

I/O 2

I/O 1

I/O 0

CS# DM

DQS CS# DM

I/O 3

I/O 2

I/O 1

I/O 0

DQS CS# DM

I/O 3

I/O 2

I/O 1

I/O 0

DQS CS# DM

I/O 3

I/O 2

I/O 1

I/O 0

DQS CS# DM

I/O 3

I/O 2

I/O 1

I/O 0

DQS

I/O 3

I/O 2

I/O 1

I/O 0

CS# DM

DQS

I/O 3

I/O 2

I/O 1

I/O 0

CS# DM

DQS

I/O 3

I/O 2

I/O 1

I/O 0

CS# DM

DQS

I/O 3

I/O 2

I/O 1

I/O 0

CS# DM

DQS

I/O 3

I/O 2

I/O 1

I/O 0

CS# DM

DQS9

DQS10

DQ4

DQ5

DQ6

DQ7

DQS11

DQ12

DQ13

DQ14

DQ15

DQS12

DQ20

DQ21

DQ22

DQ23

DQS13

DQ28

DQ29

DQ30

DQ31

DQS14

DQ36

DQ37

DQ38

DQ39

DQS15

DQ44

DQ45

DQ46

DQ47

DQS16

DQ52

DQ53

DQ54

DQ55

DQS17

DQ60

DQ61

DQ62

DQ63

CB4

CB5

CB6

CB7

DQS CS# DM

I/O 3

I/O 2

I/O 1

I/O 0

DQS CS# DM

I/O 3

I/O 2

I/O 1

I/O 0

DQS CS# DM

I/O 3

I/O 2

I/O 1

I/O 0

DQS CS# DM

I/O 3

I/O 2

I/O 1

I/O 0

DQS CS# DM

I/O 3

I/O 2

I/O 1

I/O 0

DQS CS# DM

I/O 3

I/O 2

I/O 1

I/O 0

DQS CS# DM

I/O 3

I/O 2

I/O 1

I/O 0

DQS CS# DM

I/O 3

I/O 2

I/O 1

I/O 0

DQS CS# DM

I/O 3

I/O 2

I/O 1

I/O 0

DQS CS# DM

I/O 3

I/O 2

I/O 1

I/O 0

DQS CS# DM

I/O 3

I/O 2

I/O 1

I/O 0

DQS CS# DM

I/O 3

I/O 2

I/O 1

I/O 0

DQS CS# DM

I/O 3

I/O 2

I/O 1

I/O 0

DQS CS# DM

I/O 3

I/O 2

I/O 1

I/O 0

DQS CS# DM

I/O 3

I/O 2

I/O 1

I/O 0

DQS CS# DM

I/O 3

I/O 2

I/O 1

I/O 0

DQS CS# DM

I/O 3

I/O 2

I/O 1

I/O 0

DQS CS# DM

I/O 3

I/O 2

I/O 1

I/O 0

SDRAM

PLL

CS0#

CS1#

BA0,BA1

A0-A13

RAS#

CAS#

CKE0

CKE1

WE#

PCK

PCK#

SERIAL PD

SCL

SDA

A0 A1 A2

SA0 SA1 SA2

VCCSPD

VCC/VCCQ

VREF

RCS0#

RCS1#

RBA0,RBA1

RA0-RA13

RRAS#

RCAS#

RCKE0

RCKE1

RWE#

VSS

BA0,BA1: DDR SDRAMs

A0-A13: DDR SDRAMs

RAS#: DDR SDRAMs

CAS#: DDR SDRAMs

CKE: DDR SDRAMs

WE#: DDR SDRAMs

RESET#

SPD

DDR SDRAM

NOTES:

1. DQ-to-I/O wiring is shown as

recommended but may be changed.

2. DQ/DQS/DM/CKE/S relationships must

be maintained as shown.

November, 04

Rev. 3

White Electronic Designs Corporation â¢ (602) 437-1520 â¢ www.wedc.com

▷