ADS5263 Datasheet, PDF (58/69 Pages) Texas Instruments – Quad Channel 16-Bit, 100-MSPS High-SNR ADC 4 Vpp Full-scale Input

ADS5263
SLAS760A – MAY 2011 – REVISED AUGUST 2011
www.ti.com
INPUT CLOCK
CLKP/M
Freq = fS
FRAME CLOCK
ADCLKP/M
Freq = 0.5 ´ fS
BIT CLOCK (DDR)
LCLKP/M
Freq = 3.5 ´ fS
OUTPUT DATA
OUT2, 4, 6, 8
(P/M)
OUT1, 3, 5, 7
(P/M)
D0
(D13)
D7
(D6)
D1
(D12)
D8
(D5)
D2
(D11)
D9
(D4)
D3
(D10)
D10
(D3)
OUTPUT DATA
OUT2, 4, 6, 8 ^D1
D3
D5
D7
(P/M) ^{(D14) (D12) (D10)}
(D8)
OUT1, 3, 5, 7
D0
D2
D4
D6
(P/M) (D15) (D13) (D11)
(D9)
D4
D5
D6
(D9)
(D8)
(D7)
D11
D12
D13
(D2)
(D1)
(D0)
Data Rate = 7 ´ fS
D9
D11
D13
(D6)
(D4)
(D2)
D8
D10
D12
(D7)
(D5)
(D3)
D0
(D13)
D7
(D6)
D1
(D12)
D8
(D5)
D2
(D11)
D9
(D4)
D3
(D10)
D10
(D3)
D1
D3
D5
D7
(D14) (D12) (D10)
(D8)
D0
D2
D4
D6
(D15) (D13) (D11)
(D9)
D4
(D9)
D11
(D2)
D9
(D6)
D8
(D7)
D5
(D8)
D12
(D1)
D11
(D4)
D10
(D5)
D6
(D7)
D13
(D0)
D13
(D2)
D12
(D3)
D0
(D13)
Data Bit in LSB-First Mode
Data Bit in MSB-First Mode
White Cells – Sample N
Grey Cells – Sample N+1
Figure 64. LVDS Output Interface, 2-Wire, 7x Serialization
58
Submit Documentation Feedback
Product Folder Link(s) :ADS5263
Copyright © 2011, Texas Instruments Incorporated