TLC320AD545 Datasheet, PDF (4/37 Pages) Texas Instruments – Single Channel Data/Fax Codec

5.3.1
Digital Inputs and Outputs, f_s = 8 kHz,
Outputs Not Loaded . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–2
5.3.2
5.3.3
ADC Channel, f_s = 8 kHz . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–2
ADC Dynamic Performance, f_s = 8 kHz . . . . . . . . . . . . . . . . 5–2
5.3.3.1 ADC Signal-to-Noise . . . . . . . . . . . . . . . . . . . . . 5–2
5.3.3.2 ADC Signal-to-Distortion . . . . . . . . . . . . . . . . . . 5–2
5.3.3.3 ADC Signal-to-Distortion + Noise . . . . . . . . . . 5–3
5.3.4 ADC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–3
5.3.5
5.3.6
DAC Channel, f_s = 8 kHz . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–3
DAC Dynamic Performance . . . . . . . . . . . . . . . . . . . . . . . . . . 5–3
5.3.6.1 DAC Signal-to-Noise . . . . . . . . . . . . . . . . . . . . . 5–3
5.3.6.2 DAC Signal-to-Distortion . . . . . . . . . . . . . . . . . . 5–3
5.3.6.3 DAC Signal-to-Distortion + Noise . . . . . . . . . . 5–4
5.3.7 DAC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–4
5.3.8 Logic DC Electrical Characteristics . . . . . . . . . . . . . . . . . . . . 5–4
5.3.9 Power-Supply Rejection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–4
5.3.10 Power-Supply . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–5
5.3.11 Flash Write Enable Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–5
5.4 Timing Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–5
5.4.1 Timing Requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–5
5.4.2 Switching Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–5
5.5 Parameter Measurement Information . . . . . . . . . . . . . . . . . . . . . . . . . . 5–6
6 Application Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6–1
Appendix A – Programmable Register Set . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A–1
iv