TNETX15AEPGE Datasheet, PDF (3/79 Pages) Texas Instruments – ADDRESS-LOOKUP DEVICE

TNETX15AE
ADDRESS-LOOKUP DEVICE
SPWS041A – AUGUST 1997 – REVISED OCTOBER 1997
Table of Contents
Functional Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
DIO Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
General Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
DIO Write Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Bus Watcher . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
DIO Read Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
DIO Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
Host (Access) Register Space . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
EEPROM Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
Internal Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
Arbiter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
SRAM Address/Data Multiplexer (MUX) . . . . . . . . . . . . . . . . 5
TNETX3150/TNETX3150A/TNETX3100 Initialization . . . . 50
TNETX15AE Logic Operations . . . . . . . . . . . . . . . . . . . . . . . . 5
Resetting the TNETX15AE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
IEEE Std 1149.1 Test Port (JTAG) . . . . . . . . . . . . . . . . . . . . . 5
Hardware Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
Terminal Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
Software Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
EEPROM Initialization/Automatic Loading (LOAD) . . . . . . . . . 51
General Notation Notes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
TNETX15AE Operational Modes . . . . . . . . . . . . . . . . . . . . . . . . 53
Node Address Format (Ethernet Native Data Format) . . . . 11
NAUTO mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
DIO Register Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
NCRC mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
DIO Address Register DIOADR . . . . . . . . . . . . . . . . . . . . . . 12
NRLN0 mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
DIO Data Register DIODATA . . . . . . . . . . . . . . . . . . . . . . . . . 12
Lookup Table SRAM Initialization (START) . . . . . . . . . . . . . . . . 54
DIO Address Auto-Increment Register . . . . . . . . . . . . . . . . . 12
Frame-Forwarding LKUP Logic Operation . . . . . . . . . . . . . . . . 54
Internal Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
Management-Based Lookups (FIND) . . . . . . . . . . . . . . . . . . . . . 54
Default Register Values at Reset . . . . . . . . . . . . . . . . . . . . . 14
FIND, FINDFIRST, and FINDNEXT Commands . . . . . . . . . . . . 55
EEPROM Auto-Configuration
Summary of FIND Operations Supported . . . . . . . . . . . . . . 56
From an External x24C02 EEPROM . . . . . . . . . . . . . . . . . . 14
Adding an Address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
Internal Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . 17
Interrupts Available to Support Both Wire ADDs
Revision Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
and Host ADDs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
SRAM Size-Select Register . . . . . . . . . . . . . . . . . . . . . . . 17
Management Address Adding . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
Age-Deletion Time-Select Register . . . . . . . . . . . . . . . . . 18
Adding Unicast and Multicast Addresses . . . . . . . . . . . . . . . 58
Unknown Unicast Port-Routing Register . . . . . . . . . . . . 18
Deleting an Address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
Unknown Multicast Port-Routing Register . . . . . . . . . . . 19
Aging (AGE Logic Operation) . . . . . . . . . . . . . . . . . . . . . . . . 58
Mode Control Status Register . . . . . . . . . . . . . . . . . . . . . 19
DEL Logic Operation (Management Address Deletions) . . 60
Serial Interface I/O Register . . . . . . . . . . . . . . . . . . . . . . . 21
Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
Management-Table Lookup Interface . . . . . . . . . . . . . . . 22
Masking Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
Lookup-Node Address Register . . . . . . . . . . . . . . . . . . . 22
Test Interrupts (INT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
Lookup Routing-Code Register . . . . . . . . . . . . . . . . . . . . 23
ADD Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
Node Age-Stamp Register . . . . . . . . . . . . . . . . . . . . . . . . 24
Aging Interrupts (AGE, AGEM) . . . . . . . . . . . . . . . . . . . . . . . 62
Lookup Table Search Control Register . . . . . . . . . . . . . . 24
Statistic Interrupt (STAT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
Statistics Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25 IEEE Std 1149.1 Test-Access Port (JTAG) . . . . . . . . . . . . . . . . . . 63
SRAM Address Register . . . . . . . . . . . . . . . . . . . . . . . . . . 25 Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Manufacturing Test Register . . . . . . . . . . . . . . . . . . . . . . 26 Recommended Operating Conditions . . . . . . . . . . . . . . . . . . . . . 64
SRAM Data Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26 Electrical Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
Interrupt Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27 Timing Requirements, External SRAM Read Cycle . . . . . . . . . 65
Interrupt Masking Register . . . . . . . . . . . . . . . . . . . . . . . . 28 Operating Characteristics, External SRAM Read Cycle . . . . . 65
New-Add Aged-Del Register Set . . . . . . . . . . . . . . . . . . . . . . 29 Timing Requirements, External SRAM Write Cycle . . . . . . . . . 66
New-Node/Port-Change/Security-Violation
Operating Characteristics, External SRAM Write Cycle . . . . . 66
Interrupt Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29 Operating Characteristics, EAM Routing Code . . . . . . . . . . . . . 67
Agednode Interrupt Interface Group . . . . . . . . . . . . . . . . 30 Timing Requirements, DRAM Interface . . . . . . . . . . . . . . . . . . . . 68
Management Add/Edit Address Interface Group . . . . . 31 Timing Requirements, DIO Read Cycle . . . . . . . . . . . . . . . . . . . . 69
Management Delete Address Interface Group . . . . . . . 33 Operating Characteristics, DIO Read Cycle . . . . . . . . . . . . . . . . 69
Uplink Routing Register . . . . . . . . . . . . . . . . . . . . . . . . . . 34 Timing Requirements, DIO Write Cycle . . . . . . . . . . . . . . . . . . . . 70
Principles of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34 Operating Characteristics, DIO Write cycle . . . . . . . . . . . . . . . . 70
Internal Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34 Timing Requirements, OSCIN clock . . . . . . . . . . . . . . . . . . . . . . . 71
EAM Codings and In-Order Broadcasts (IOB) . . . . . . . . . . 34 Timing Requirements, Power-On Reset . . . . . . . . . . . . . . . . . . . 71
TNETX15AE DRAM and EAM Interface . . . . . . . . . . . . . . . 35 Timing Requirements, RESET (Software) Timing . . . . . . . . . . . 72
Decoding the Destination Address (DA)
Operating Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
and Source Address (SA) From the DRAM Bus . . . . . . . . . 36
EEPROM and MDIO (MII) Interfaces . . . . . . . . . . . . . . . . . . . . . 73
CRC Checking and Valid Frames . . . . . . . . . . . . . . . . . . . . . 37
EEPROM Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
Operating Logic Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . 37 Parameter Measurement Information . . . . . . . . . . . . . . . . . . . . . . 74
Lookup Algorithm . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Test Measurement . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
A Graphical Example of the Lookup Algorithm . . . . . . . 40 Application Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
SRAM Data Storage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
TNETX15AE/TNETX3150/TNETX3150A
Lookup Table SRAM Allocation . . . . . . . . . . . . . . . . . . . . 42
Stand-Alone Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
RAMsize and Number of Nodes Supported . . . . . . . . . . . . 44
Unmanaged Switch . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
Register Spaces/External Devices
Managed Switch . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
Accessible Through the TNETX15AE . . . . . . . . . . . . . . . . . 44 Mechanical Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
• POST OFFICE BOX 655303 DALLAS, TEXAS 75265
3