ADS6445 Datasheet, PDF (61/75 Pages) STMicroelectronics – QUAD CHANNEL, 14-BIT, 125/105/80/65 MSPS ADC WITH SERIAL LVDS OUTPUTS

www.ti.com
ADS6445, ADS6444
ADS6443, ADS6442
SLAS531 – MAY 2007
Input Clock,
CLK
Freq = Fs
Frame Clock,
FCLK
Freq = 0.5 ´ Fs
Bit Clock – DDR,
DCLK
Freq = 3.5 ´ Fs
Output Data D6 D5 D4 D3 D2 D1 D0 D6 D5 D4 D3 D2 D1 D0 D6 D5
DA0, DB0, DC0, DD0 ^{(D0) (D1) (D2) (D3) (D4) (D5) (D6) (D0) (D1) (D2) (D3) (D4) (D5) (D6) (D0) (D1)}
Output Data D13 D12 D11 D10 D9 D8 D7 D13 D12 D11 D10 D9 D8 D7 D13 D12
DA1, DB1, DC1, DD1 ^{(D7) (D8) (D9) (D10) (D11) (0) (0) (D7) (D8) (D9) (D10) (D11) (0) (0) (D7) (D8)}
Data Rate = 7 ´ Fs
Output Data D12 D10 D8 D6 D4 D2 D0 D12 D10 D8 D6 D4 D2 D0 D12 D10
DA0, DB0, DC0, DD0 ^{(D0) (D2) (D4) (D6) (D8) (D10) (0) (D0) (D2) (D4) (D6) (D8) (D10) (D12) (D0) (D2)}
Output Data D13 D11 D9 D7 D5 D3 D1 D13 D11 D9 D7 D5 D3 D1 D13 D11
DA1, DB1, DC1, DD1 ^{(D1) (D3) (D5) (D7) (D9) (D11) (0) (D1) (D3) (D5) (D7) (D9) (D11) (D13) (D1) (D3)}
Output Data D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 0
0
DA0, DB0, DC0, DD0 ^{(D0) (D1) (D2) (D3) (D4) (D5) (D6) (D7) (D8) (D9) (D10) (D11) (D12) (D13) (D0) (D1)}
Output Data D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 D13 D12
DA1, DB1, DC1, DD1 ^{(D0) (D1) (D2) (D3) (D4) (D5) (D6) (D7) (D8) (D9) (D10) (D11) (D12) (D13) (D0) (D1)}
Data Bit in MSB First Mode
D6
(D0)
Data Bit in LSB First Mode
White Cells – Sample N
Grey Cells – Sample N + 1
T0228-02
Figure 96. 2-Wire interface 14× Serialization - DDR Bit Clock
Submit Documentation Feedback
61