M470L3324BT Datasheet, PDF(8/20 Page) Samsung semiconductor – DDR SDRAM Unbuffered Module 18 4 pin Unbuffered Module based on 512Mb B-die

English

English German Russian Spanish Italian Polish Chinese Japanese Korean French Portuguese	Language :

M470L3324BT Datasheet, PDF (8/20 Pages) Samsung semiconductor – DDR SDRAM Unbuffered Module 18 4 pin Unbuffered Module based on 512Mb B-die

◁

256MB, 512MB, 1GB Unbuffered SODIMM

6.3 1GB, 128M x 64 Non ECC Module (M470L2923BN(V)0)

(Populated as 2 bank of x8 DDR SDRAM Module)

DDR SDRAM

DQS0

DM0

DQS1

DM1

DQS2

DM2

DQS3

DM3

DQ0

DQ1

DQ2

DQ3

DQ4

DQ5

DQ6

DQ7

DQ8

DQ9

DQ10

DQ11

DQ12

DQ13

DQ14

DQ15

DQ16

DQ17

DQ18

DQ19

DQ20

DQ21

DQ22

DQ23

DQ24

DQ25

DQ26

DQ27

DQ28

DQ29

DQ30

DQ31

CS0

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS

CS1

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DQS4

DM4

CS DQS

DQS5

DM5

CS DQS

DQS6

DM6

D10

CS DQS

DQS7

DM7

D11

DQ32

DQ33

DQ34

DQ35

DQ36

DQ37

DQ38

DQ39

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS

D12

DQ40

DQ41

DQ42

DQ43

DQ44

DQ45

DQ46

DQ47

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS

D13

DQ48

DQ49

DQ50

DQ51

DQ52

DQ53

DQ54

DQ55

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS

D14

DQ56

DQ57

DQ58

DQ59

DQ60

DQ61

DQ62

DQ63

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

CS DQS

D15

BA0 - BA1

A0 - A12

RAS

CAS

CKE1

CKE0

VDDSPD

VDD/VDDQ

VREF

VSS

BA0-BA1: DDR SDRAMs D0 - D15

A0-A12 : DDR SDRAMs D0 - D15

RAS : DDR SDRAMs D0 - D15

CAS : DDR SDRAMs D0 - D15

CKE : DDR SDRAMs D8 - D15

CKE : DDR SDRAMs D0 - D7

WE : DDR SDRAMs D0 - D15

SPD

D0 - D15

R=120â¦

Â± 5%

CK0 / 1

CK0 / 1 Card

Edge

D0,D8 / D4,D12

D1,D9 / D5,D13

CK2

D2,D10/ D6,D14 CK2

D3,D11/ D7,D15

*Clock Net Wiring

10pF

Notes :

1. DQ-to-I/O wiring is shown as recommended but may be changed.

2. DQ/DQS/DM/CKE/CS relationships must be maintained as shown

3. DQ, DQS, DM/DQS resistors: 22 Ohm.

Rev. 1.5 June 2005

▷