PD46184184B Datasheet, PDF (6/39 Pages) Renesas Technology Corp – 18M-BIT DDR II SRAM 4-WORD BURST OPERATION

μPD46185084B, μPD46185094B, μPD46185184B, μPD46185364B
Pin Arrangement
165-pin PLASTIC BGA (13 x 15)
(Top View)
[μPD46185364B]
512K x 36
1
2
3
4
5
6
7
8
9
10
11
A CQ# VSS/288M NC/72M W# BW2# K# BW1# R# NC/36M VSS/144M CQ
B Q27 Q18 D18
A BW3# K BW0# A
D17 Q17
Q8
C D27
Q28
D19
VSS
A
NC
A
VSS
D16
Q7
D8
D D28
D20
Q19
VSS
VSS
VSS
VSS
VSS
Q16
D15
D7
E Q29
D29
Q20 VDDQ
VSS
VSS
VSS
VDDQ
Q15
D6
Q6
F Q30
Q21
D21 VDDQ
VDD
VSS
VDD
VDDQ
D14
Q14
Q5
G D30
D22
Q22 VDDQ
VDD
VSS
VDD
VDDQ Q13
D13
D5
H DLL# VREF VDDQ VDDQ
VDD
VSS
VDD
VDDQ VDDQ
VREF
ZQ
J D31
Q31
D23 VDDQ
VDD
VSS
VDD
VDDQ
D12
Q4
D4
K Q32
D32
Q23 VDDQ
VDD
VSS
VDD
VDDQ
Q12
D3
Q3
L Q33
Q24
D24 VDDQ
VSS
VSS
VSS
VDDQ D11
Q11
Q2
M D33 Q34 D25
VSS
VSS
VSS
VSS
VSS
D10
Q1
D2
N D34
D26
Q25
VSS
A
A
A
VSS
Q10
D9
D1
P Q35 D35 Q26
A
A
C
A
A
Q9
D0
Q0
R TDO TCK
A
A
A
C#
A
A
A
TMS TDI
A
D0 to D35
Q0 to Q35
R#
W#
BW0# to BW3#
K, K#
C, C#
CQ, CQ#
ZQ
DLL#
: Address inputs
: Data inputs
: Data outputs
: Read input
: Write input
: Byte Write data select
: Input clock
: Output clock
: Echo clock
: Output impedance matching
: PLL disable
TMS
TDI
TCK
TDO
V_REF
V_DD
V_DDQ
V_SS
NC
NC/xxM
: IEEE 1149.1 Test input
: IEEE 1149.1 Test input
: IEEE 1149.1 Clock input
: IEEE 1149.1 Test output
: HSTL input reference input
: Power Supply
: Power Supply
: Ground
: No connection
: Expansion address for xxMb
Remarks 1. ×××# indicates active LOW.
2. Refer to Package Dimensions for the index mark.
3. 2A, 3A and 10A are expansion addresses : 9A for 36Mb
: 9A and 3A for 72Mb
: 9A, 3A and 10A for 144Mb
: 9A, 3A, 10A and 2A for 288Mb
2A and 10A of this product can also be used as NC.
R10DS0113EJ0200 Rev.2.00
Nov 09, 2012
Page 6 of 38