SH74572_15 Datasheet, PDF (5/13 Pages) Renesas Technology Corp – RENESAS MCU

SH74572
Appendix B
Appendix B
Section 1 Overview
1.4 Pin Arrangement
Figure 1.2 shows the pin arrangement.
Position of pin A1
1
2
Vss (N.C.) PG0/
MOSI0/
A
TO40
3
PF5/
SCL/
(CTX3)
4
PF1/
CTX0
PG1/
MISO0/
B ^TO41
PG4/
IRQ2/
C
TO44/
SSL01
FWE
D
PG2/
RSPCK0/
TO42
PG3/
TO43/
SSL00/
(IRQ7)
PF4/
SDA/
(CRX3)
Vss
WDTOVF# Vdd
RESET# Vss
Vss
MD1
NMI
Vss
Vss
E
5
6
DET3OR5 Vss
7
PL8/
TIA14/
IRQ7/
DREQ3
8
PL6/
TIA12/
(TIF1A)
PF0/
CRX0
ASEBRK#/ PL9/
PL5/
BRKACK TIA15/
TIA11/
AUDREVT# (TIF0B)
Vdd
Vdd
PL4/
Vss
TIA10/
(TIF0A)
Vdd
Vdd
PL3/
Vss
IRQ6
9
PH15/
DROD7/
TO37/
DDC15
10
PH13/
DROD5/
(TO35)/
DDC13
PL2/
DROWR
PH12/
DROD4/
TO34/
DDC12
Vcc
PH14/
DROD6/
(TO36)/
DDC14/
IRQ1
Vcc
PH11/
DROD3/
(TO33)/
DDC11
11
12
13
14
15
PH9/
DROD1/
(TO31)/
DDC09/
CTS2#
PH8/
DROD0/
(TO30)/
DDC08/
RTS2#
PH10/
DROD2/
(TO32)/
DDC10
PH7/
DROD15/
(TO27)/
DDC07/
TIA03
PH5/
DROD13/
TO25/
DDC05/
TIA01
PH4/
DROD12/
TO24/
DDC04/
TIA00
PH6/
DROD14/
TO26/
DDC06/
TIA02
PK8/
DREQ2
Vss
PH2/
DROD10/
TO22/
DDC02/
TIF1A
PH1/
DROD9/
TO21/
DDC01/
TIF0B
PK12/
AUDRD3
PK9/
AUDRD0/
RTS3#
PK0/
IRQ5/
SSL10
PH0/
DROD8/
TO20/
DDC00/
TIF0A
PH3/
DROD11/
TO23/
DDC03/
TIF1B
Vss (N.C.)
A
PK14/
AUDRSYN#
B
PK13/
PK11/
AUDRCLK AUDRD2
C
PK10/
PK6/
AUDRD1/ TXD3
CTS3#
D
PK5/
PJ14/
DINC4/ TXD1/
RXD3
MOSI1
E
XTAL
F
EXTAL Vss
PLLVss
G
PLLVcc
MD0
TCK
H
TMS
MD2
PD1/
TDO
TDI
PDIDATA1
J
PD4/
PD3/
Vss
PDIDATA4 PDIDATA3
K
Vss
MPMD
TRST#
Vss
Vss
Vcc
PJ1/
(CTX0)/
FTXA
PJ0/
(CRX0)/
FRXA
PN1/
AD1IN1
PN4/
AD1IN4
PJ10/
PJ15/
PJ13/
RXD0/
SCK1/
RXD1/
PWMOFF4/ PSPCK1 MISO1
AD0TRG#
F
PJ7/
CTX3/
TIF2B/
TXD2
PJ12/
SCK0/
TCLKB/
(IRQ0)
PJ11/
TXD0/
AD0END _G
PJ4/
CRX2/
FTXENA/
CTS0#
PN0/
AD1IN0
PJ6/
CRX3/
TIF2A/
RXD2/
TIA04
PJ3/
CTX1/
FTXB/
RTS0#
PJ5/
CTX2/
FTXENB/
SCK2
H
PJ2/
CRX1/
FRXB
J
PN5/
AVss
AVcc
AD1IN5
K
PD8/
PD7/
Vcc
Vcc
PDIDATA8 PDIDATA7
L
PM0/
AD0IN0
AVss
AVREFL AVREFH
L
PD9/
PD6/
PD0/
Vss
Vss
PDIDATA9 PDIDATA6 PDIDATA0
M
Vss
Vdd
Vdd
PC6/
Vcc
CLKOUT/
TO36
Vss
AVss
PM4/
AVREFL AVREFH
AD0IN4
M
PD10/
PDIWR
N
PD5/
PA4/
PDIDATA5 TO04/
DDB04
PD2/
PA3/
PDIDATA2 TO03/
P
DDB03
PA0/
TO00/
DDB00
Vss (N.C.) PE15/
TO27/
R
PSLCLR
PA1/
TO01/
DDB01
1
2
3
PA7/
TO07/
DDB07
PA2/
TO02/
DDB02
PA5/
TO05/
DDB05
4
PA10/
PA11/
Vdd
TO12/
TO13/
DDB10/ DDB11/
PSLDATA0 PSLDATA1
Vdd
PC1/
Vcc
TO31/
MISO2
PA6/
TO06/
DDB06
PA9/
PA13/
PB1/
PC0/
TO11/
TO15/
PWMOFF1/ TO30/
DDB09/ DDB13/ DINB1
MOSI2/
PSLCLKA PSLDATA3
(IRQ6)
PC3/
TO33/
SSL20/
IRQ0
PA8/
PA12/
PB0/
PB3/
PC2/
TO10/
TO14/
PWMOFF0/ PWMOFF3/ TO32/
DDB08/ DDB12/ DINB0
DINB3
RSPCK2/
PSLCLKB PSLDATA2
DREQ0
PC5/
TO35
5
6
7
8
9
10
Vss
PM2/
PM6/
PM9/
AVss
AD0IN2 AD0IN6 AD0IN9
N
PM15/
PM13/
PM11/
PM8/
AVcc
AD0IN15 AD0IN13 AD0IN11 AD0IN8
P
PC14
PM14/
AD0IN14
PM12/
AD0IN12
PM10/
AD0IN10
AVcc (N.C.)
R
11
12
13
14
15
Figure 1.2 Pin Arrangement (Top Transparent View)
R01DS0189EJ0120 Rev.01.20
Sep 10, 2012
Page 5 of 10