|
HYS72T64400HFD-3S-B Datasheet, PDF (28/43 Pages) Qimonda AG – 240-Pin Fully-Buffered DDR2 SDRAM Modules | |||
|
◁ |
Product Type
Internet Data Sheet
HYS72T[64/128/256][4/5][00/20]HFDâ3SâB
Organization
Label Code
JEDEC SPD Revision
Byte# Description
40
41
42 - 78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94 - 97
98
99
100
101
102
103
104
âT5B (DT5B) DRAM
âT7 (DT7) DRAM
Not used
FBDIMM ODT Values
Not used
Channel Protocols Supported LSB
Channel Protocols Supported MSB
Back-to-Back Access Turnaround Time
AMB Read Access Delay for DDR2-800
AMB Read Access Delay for DDR2-667
AMB Read Access Delay for DDR2-533
Psi(T-A) AMB
âTIdle_0 (DT Idle_0) AMB
âTIdle_1 (DT Idle_1) AMB
âTIdle_2 (DT Idle_2) AMB
âTActive_1 (DT Active_1) AMB
âTActive_2 (DT Active_2) AMB
âTL0s (DT L0s) AMB
Not used
AMB Junction Temperature Maximum (Tjmax)
Category Byte
Not used
AMB Personality Bytes: Pre-initialization (1)
AMB Personality Bytes: Pre-initialization (2)
AMB Personality Bytes: Pre-initialization (3)
AMB Personality Bytes: Pre-initialization (4)
512MB
1 GByte
2 GByte
Ã72
Ã72
Ã72
1 Rank (Ã8)
2 Ranks (Ã8)
2 Ranks (Ã4)
PC2â5300Fâ555 PC2â5300Fâ555 PC2â5300Fâ555
Rev. 1.1
Rev. 1.1
Rev. 1.1
HEX
20
23
00
01
00
02
00
00
36
36
34
2A
56
6B
5C
91
76
00
00
1F
CA
00
40
C0
12
44
HEX
20
23
00
22
00
02
00
00
36
36
34
2A
56
6B
5C
91
76
00
00
1F
CA
00
40
C0
12
44
HEX
20
23
00
22
00
02
00
00
36
36
34
2A
62
77
61
9F
84
00
00
1F
CA
00
40
C0
12
44
Rev. 1.2, 2006-02
28
09142006-Q5TN-B9NE
|
▷ |