HYS64D32301HU Datasheet, PDF (13/39 Pages) Qimonda AG – 184-Pin Unbuffered Double Data Rate SDRAM

Internet Data Sheet
HYS[64/72]D[16/32/128]3xxHU–[5/6]–C
Unbuffered DDR SDRAM Modules
FIGURE 1
Pin Configuration 184-Pin, UDIMM
9_{5( )} 3LQ 
9_{66 } 3LQ 
'46  3LQ 
'4  3LQ
'4  3LQ
3LQ   '4 
3LQ   9_''4
3LQ  9_{66 }
3LQ  '4 
3LQ  '0 
'4  3LQ
3LQ   '4 
9_'' 3LQ 
1& 3LQ 
'4  3LQ
3LQ   9_{66 }
3LQ  '4 
3LQ  1&
9_{66 } 3LQ 
'4  3LQ 
1& 3LQ
'4  3LQ
3LQ   1&
3LQ   9_''4
3LQ  1&
3LQ  '4 
9_{'' 4} 3LQ 
&. 3LQ 
'46  3LQ
&. 3LQ
3LQ   '4 
3LQ   9_{'' }
3LQ  '0 
3LQ  '4 
'4  3LQ 
&.(  3LQ 
'4   3LQ 
'46   3LQ 
$  3LQ 
$  3LQ 
'4   3LQ 
'4   3LQ 
'4   3LQ 
$  3LQ 
'4   3LQ 
$  3LQ 
$  3LQ 
&% 1&  3LQ 
'46 1&  3LQ 
9_{66 } 3LQ
'4  3LQ
9_''4  3LQ
'4   3LQ
9_{66 }  3LQ
'4   3LQ
9_''4  3LQ
$  3LQ
9_{66 }  3LQ
'46   3LQ
9_''  3LQ
'4   3LQ
9_{66 }  3LQ
&% 1&  3LQ
9_''  3LQ
$  3LQ
)
5
2
1
7
6
,
'
(
3LQ   '4 
3LQ   9_''4
3LQ   '4 
3LQ  &.(1&
3LQ  1&
%
$
&
.
6
,
'
(
3LQ   9_{66 }
3LQ   $
3LQ   9_{'' }
3LQ   $
3LQ   9_{66 }
3LQ   '4 
3LQ   9_''4
3LQ   $
3LQ   9_{66 }
3LQ  $ 1&
3LQ  '4 
3LQ  '0 
3LQ  '4 
3LQ  '4 
3LQ  $
3LQ  '4 
3LQ  '0 
3LQ  '4 
3LQ  '4 
3LQ   &%1&
3LQ   9_''4
3LQ  &%1&
3LQ  &.1&
3LQ   &.1&
3LQ   '01&
3LQ  9_{66 }
&% 1&  3LQ 
&% 1&  3LQ 
9_{66 }  3LQ
%$  3LQ
3LQ   &%1&
3LQ   &%1&
3LQ  $ $3
3LQ  9_{'' 4}
'4   3LQ 
'4   3LQ 
'4   3LQ 
%$  3LQ 
'4   3LQ 
:(  3LQ 
&$6  3LQ 
'46   3LQ 
'4   3LQ 
1&  3LQ 
'4   3LQ 
&.  3LQ 
9_''4  3LQ 
'4   3LQ 
9_{66 }  3LQ 
'4   3LQ 
9_''  3LQ 
'4   3LQ 
9_{66 }  3LQ 
6'$  3LQ 
9_{''4  3LQ}
'46   3LQ
9_{66   3LQ}
'4   3LQ
9_{''4  3LQ}
'4   3LQ
9_{66   3LQ}
'4   3LQ
9_{''  3LQ}
'4   3LQ
9_{66   3LQ}
&.  3LQ
'46   3LQ
'4   3LQ
9_{'','   3LQ}
'4   3LQ
'46   3LQ
'4   3LQ
1&  3LQ
6&/  3LQ
3LQ   '4 
3LQ   9_{'' }
3LQ   '4 
3LQ   9_{66 }
3LQ   5$6
3LQ   9_''4
3LQ   61&
3LQ   9_{66 }
3LQ   '4 
3LQ   9_''4
3LQ   '4 
3LQ   9_{'' }
3LQ   '4 
3LQ   9_''4
3LQ   '4 
3LQ   9_{66 }
3LQ   '4 
3LQ   9_''4
3LQ   6$
3LQ   9_{''63 '}
3LQ  9_{66 }
3LQ  '4 
3LQ  '0 
3LQ  '4 
3LQ  '4 
3LQ  '4 
3LQ  6
3LQ  '0 
3LQ  '4 
3LQ  1&
3LQ  '4 
3LQ  $ 1&
3LQ  '0 
3LQ  '4 
3LQ  1&
3LQ  '4 
3LQ  '0 
3LQ  '4 
3LQ  6$
3LQ  6$
033 ' 
Notes
1. V_DD = V_DDQ, therefore V_DDID strap open
2. DQ, DQS, DM resistors are 22 Ω ±5 %
3. BAn, An, RAS, CAS, WE resistors are 3 Ω ±5 %
Rev. 1.21, 2006-09
13
03292006-RA8T-MSZL