CD4063BMS Datasheet, PDF (6/8 Pages) Intersil Corporation – CMOS 4-Bit Magnitude Comparator

CD4063BMS
Logic Diagram
A0 10 ^*
A1 12 ^*
A2 13 ^*
COMPARING
INPUTS
A3 15 ^*
B0 9 ^*
B1 11 ^*
B2 14 ^*
B3 1 ^*
(A < B) IN 2 ^*
CASCADING
INPUTS
(A > B) IN 4 ^*
(A = B) IN 3 ^*
A0
A0
A1
A1
A2
A2
A3
A3
B0
B0
B1
B1
B2
B2
B3
B3
(A < B) i - I
(A > B) i - I
* ^{ALL INPUTS PROTECTED}
BY THE CMOS
PROTECTION NETWORK
VDD
INPUT
TERMINAL
VSS
A3
B3
A3
B3
A2
B2
A2
B2
A1
B1
A1
B1
A0
B0
A0
B0
(A < B) i - I
B3
A3
B3
A3
B2
A2
B2
A2
B1
A1
B1
A1
B0
A0
B0
A0
(A > B) i - I
A<B
A>B
7 (A < B) OUT
6 (A = B) OUT
5 (A > B) OUT
A3, B3
A3 > B3
A3 = B3
A3 = B3
A3 = B3
A3 = B3
A3 = B3
A3 = B3
A3 = B3
A3 = B3
A3 = B3
A3 < B3
X = Don’t Care
FIGURE 2. LOGIC DIAGRAM
TRUTH TABLE
INPUTS
COMPARING
CASCADING
A2, B2
A1, B1
A0, B0
A <B A = B A > B
X
A2 > B2
A2 = B2
A2 = B2
X
X
A1 > B1
A1 = B1
X
X
X
A0 > B0
X
X
X
X
X
X
X
X
X
X
X
X
A2 = B2
A2 = B2
A2 = B2
A1 = B1
A1 = B1
A1 = B1
A0 = B0
A0 = B0
A0 = B0
0
0
1
0
1
0
1
0
0
A2 = B2
A2 = B2
A2 < B2
X
A1 = B1
A1 < B1
X
X
A0 < B0
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
Logic 1 = High Level Logic 0 = Low Level
OUTPUTS
A<B A=B A>B
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
1
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
7-963