HYS64D16301GU5C Datasheet, PDF(16/42 Page) Infineon Technologies AG – 184-Pin Unbuffered Double Data Rate SDRAM

English

English German Russian Spanish Italian Polish Chinese Japanese Korean French Portuguese	Language :

HYS64D16301GU5C Datasheet, PDF (16/42 Pages) Infineon Technologies AG – 184-Pin Unbuffered Double Data Rate SDRAM

◁

HYS[64/72]D[16/32/64][300/301/320][G/H]Uâ[5/6]âC

Unbuffered DDR SDRAM Modules

Pin Configuration

BA0 - BA1

A0 - An

RAS

CAS

CKE0

CKE1

DM0

DQS0

DQ0

DQ1

DQ2

DQ3

DQ4

DQ5

DQ6

DQ7

DM1

DQS1

DQ8

DQ9

DQ10

DQ11

DQ12

DQ13

DQ14

DQ15

DM2

DQS2

DQ16

DQ17

DQ18

DQ19

DQ20

DQ21

DQ22

DQ23

DM3

DQS3

DQ24

DQ25

DQ26

DQ27

DQ28

DQ29

DQ30

DQ31

BA0 - BA1: SDRAMs D0 - D15

A0 - An: SDRAMs D0 - D15

RAS: SDRAMs D0 - D15

CAS: SDRAMs D0 - D15

WE: SDRAMs D0 - D15

CKE: SDRAMs D0 - D7

CKE:SDRAMs D8 - D15

DM CS

DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DM CS

DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DM CS

DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DM CS

DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DM CS

DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DM CS

DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DM CS D10

DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DM CS D11

DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

VDDSPD

VDD/VDDQ

VREF

VSS

VDDID

VDD: SPD EEPROM E0

VDD/VDDQ: SDRAMs D0 - D15

VREF: SDRAMs D0 - D15

VSS: SDRAMs D0 - D15

Strap: see Note 1

DM4

DQS4

DQ32

DQ33

DQ34

DQ35

DQ36

DQ37

DQ38

DQ39

DM5

DQS5

DQ40

DQ41

DQ42

DQ43

DQ44

DQ45

DQ46

DQ47

DM6

DQS6

DQ48

DQ49

DQ50

DQ51

DQ52

DQ53

DQ54

DQ55

DM7

DQS7

DQ56

DQ57

DQ58

DQ59

DQ60

DQ61

DQ62

DQ63

SCL

SAD

SA0

SA1

SA2

VSS

DM CS

DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DM CS

DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DM CS

DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DM CS

DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

SCL

SAD

D12

DM CS

DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

D13

DM CS

DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DM CS D14

DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DM CS D15

DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

MPBD1031

Figure 5 Block Diagram UDIMM Raw Card B (Ã64, 2 Ranks, Ã8)

Notes

1. VDD = VDDQ, therefore VDDID strap open

2. DQ, DQS, DM resistors are 22 â¦ Â±5 %

3. BAn, An, RAS, CAS, WE resistors are 3 â¦ Â±5 %

Table 10 Clock Signal Loads

Clock Input Number of SDRAMs

CK0, CK0

4 SDRAMs

CK1, CK1

6 SDRAMs

CK2, CK2

6 SDRAMs

Note

Data Sheet

Rev. 1.0, 2004-03

▷