English
Language : 

HYS64D16301GU5C Datasheet, PDF (13/42 Pages) Infineon Technologies AG – 184-Pin Unbuffered Double Data Rate SDRAM
◁
HYS[64/72]D[16/32/64][300/301/320][G/H]U–[5/6]–C
Unbuffered DDR SDRAM Modules
Pin Configuration
BA0 - BA1
A0 - An
RAS
CAS
WE
CKE0
BA0 - BA1: SDRAMs D0 - D3
A0 - An: SDRAMs D0 - D3
RAS: SDRAMs D0 - D3
CAS: SDRAMs D0 - D3
WE: SDRAMs D0 - D3
CKE: SDRAMs D0 - D3
VDDSPD
VDD/VDDQ
VREF
VSS
VDDID
VDD: SPD EEPROM E0
VDD/VDDQ: SDRAMs D0 - D3
VREF: SDRAMs D0 - D3
VSS: SDRAMs D0 - D3
Strap: see Note 1
S0
DM1
DQS1
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DM0
DQS0
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
LDM CS D0
LDQS
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
UDM
UDQS
I/O8
I/O9
I/O10
I/O11
I/O12
I/O13
I/O14
I/O15
DM3
DQS3
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DM2
DQS2
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
SCL
SAD
SA0
SA1
SA2
VSS
LDM CS D1
LDQS
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
UDM
UDQS
I/O8
I/O9
I/O10
I/O11
I/O12
I/O13
I/O14
I/O15
E0
SCL
SAD
A0
A1
A2
WP
DM5
DQS5
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DM4
DQS4
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DM7
DQS7
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
DM6
DQS6
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
D2
LDM CS
LDQS
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
UDM
UDQS
I/O8
I/O9
I/O10
I/O11
I/O12
I/O13
I/O14
I/O15
D3
LDM CS
LDQS
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
UDM
UDQS
I/O8
I/O9
I/O10
I/O11
I/O12
I/O13
I/O14
I/O15
MPBD1051
Figure 2 Block Diagram Raw Card C (×64, 1 Rank, ×16)
Notes
1. VDD = VDDQ, therefore VDDID strap open
2. DQ, DQS, DM resistors are 22 Ω ±5 %
3. BAn, An, RAS, CAS, WE resistors are 7.5 Ω ±5 %
Table 7 Clock Signal Loads
Clock Input Number of SDRAMs
CK0, CK0
NC
CK1, CK1
2 SDRAMs
CK2, CK2
2 SDRAMs
Note
—
—
—
Data Sheet
13
Rev. 1.0, 2004-03
 ▷