HYMD564G726CFP8N-D43 Datasheet, PDF (6/23 Pages) Hynix Semiconductor – 184pin Registered DDR SDRAM DIMMs

11
184pin Registered DDR SDRAM DIMMs
FUNCTIONAL BLOCK DIAGRAM
2GB, 256Mb x 72 ECC Registered DIMM: HYMD525G726CFP4
/RS0 _/RS1
RCKE0 _RCKE1
DQS00
DQ00
DQ01
DQ02
DQ03
DQS /CS CKE
I/O0
I/O1 U04
I/O2
I/O3
DQS01
DQ08
DQ09
DQ10
DQ11
DQS /CS CKE
I/O0
I/O1 U00
I/O2
I/O3
DQS10
DQ12
DQ13
DQ14
DQ15
DQS /CS CKE
I/O0
I/O1 U12
I/O2
I/O3
DQS09
DQ04
DQ05
DQ06
DQ07
DQS /CS CKE
I/O0
I/O1 U08
I/O2
I/O3
DQS11
DQ20
DQ21
DQ22
DQ23
DQS /CS CKE
I/O0
I/O1 U20
I/O2
I/O3
DQS02
DQ16
DQ17
DQ18
DQ19
DQS /CS CKE
I/O0
I/O1 U16
I/O2
I/O3
DQS03
DQ24
DQ25
DQ26
DQ27
DQS /CS CKE
I/O0
I/O1 U24
I/O2
I/O3
DQS17
CB04
CB05
CB06
CB07
DQS /CS CKE
I/O0
I/O1 U28
I/O2
I/O3
DQS12
DQ28
DQ29
DQ30
DQ31
DQS /CS CKE
I/O0
I/O1 U32
I/O2
I/O3
/CS CKE
DM
DM
U06
/CS CKE
DM
DM
U02
/CS CKE
DM
DM
U14
/CS CKE
DM
DM
U10
/CS CKE
DM
DM
U22
/CS CKE
DM
DM
U18
/CS CKE
DM
DM
U26
/CS CKE
DM
DM
U30
/CS CKE
DM
DM
U34
DQS07
DQ56
DQ57
DQ58
DQ59
DQS06
DQ48
DQ49
DQ50
DQ51
DQS15
DQ52
DQ53
DQ54
DQ55
DQS16
DQ60
DQ61
DQ62
DQ63
DQS14
DQ44
DQ45
DQ46
DQ47
DQS05
DQ40
DQ41
DQ42
DQ43
DQS04
DQ32
DQ33
DQ34
DQ35
DQS08
CB00
CB01
CB02
CB03
DQS13
DQ36
DQ37
DQ38
DQ39
DQS /CS CKE
I/O0
I/O1 U05
I/O2
I/O3
/CS CKE
DM
DM
U07
DQS /CS CKE
I/O0
I/O1 U01
I/O2
I/O3
/CS CKE
DM
DM
U03
DQS /CS CKE
I/O0
I/O1 U13
I/O2
I/O3
/CS CKE
DM
DM
U15
DQS /CS CKE
I/O0
I/O1 U09
I/O2
I/O3
/CS CKE
DM
DM
U11
DQS /CS CKE
I/O0
I/O1 U21
I/O2
I/O3
/CS CKE
DM
DM
U23
DQS /CS CKE
I/O0
I/O1 U17
I/O2
I/O3
/CS CKE
DM
DM
U19
DQS /CS CKE
I/O0
I/O1 U25
I/O2
I/O3
/CS CKE
DM
DM
U27
DQS /CS CKE
I/O0
I/O1 U28
I/O2
I/O3
/CS CKE
DM
DM
U31
DQS /CS CKE
I/O0
I/O1 U33
I/O2
I/O3
/CS CKE
DM
DM
U35
VDDSPD
VDDQ
VDD
VREF
VSS
VDDID
Serial PD
U00-U36
U00-U36
U00-U36
U00-U36
Strap:see Note 4
Serial PD
SCL
SDA
WP A0 A1 A2
SA0 SA1 SA2
/S0
/S1
BA0-BA1
A0-A13
/RAS
/CAS
CKE0
CKE1
/WE
PCK
/PCK
R
/RS0->/CS : SDRAMs U00.U02 … U34
E
/RS1->/CS : SDRAMs U01.U03 … U35
G
RBA0-RBA1-> : BA0->BA1 : SDRAMs U00-U35
I
RA0-RA13-> : A0->A13 : SDRAMs U00-U35
S
T
/RRAS->/RAS : SDRAMs U00-U35
/RCAS->/CAS : SDRAMs U00-U35
RCKE0->CKE0 : SDRAMs U00.U02.U04 … U34
E
RCKE1->CKE1 : SDRAMs U01.U03.U05 … U35
R
/RWE->/WE : SDRAMs U00-U35
/RESET
CKO, /CKO------PLL*
* Wire per Clock Loading Table/Wiring Diagram
Note :
1. DQ-to-I/O wiring may be changed within a byte.
2. DQ/DQS/DM/CKE/S relationships must be
maintained as shown.
3. DQ/DQS resistors should be 18 Ohms.
4. VDDID strap connections (for memory device VDD, VDDQ) :
STRAP OUT (OPEN) : VDD = VDDQ
STRAP IN (VSS) : VDD ≠ VDDQ
5. Address and control resistors should be 22 Ohms.
Rev. 1.4 / Aug. 2006
6